

# รายงานฉบับสมบูรณ์

โครงการขอรับการส่งเสริมและสนับสนุนจากเงินกองทุนวิจัยและพัฒนากิจการกระจายเสียง กิจการโทรทัศน์ และกิจการโทรคมนาคม เพื่อประโยชน์สาธารณะ

โครงการพัฒนาอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอนและการต่อยอดเชิงพาณิชย์ Development of the channel coding in 5G standard for education tool and initial commercial product

เวธิต ภาคย์พิสุทธิ์

ธันวาคม 2564

กองทุนวิจัยและพัฒนากิจการกระจายเสียง กิจการโทรทัศน์ และกิจการโทรคมนาคม เพื่อประโยชน์สาธารณะ (สำนักงาน กสทช.)

#### รายงานฉบับสมบูรณ์

#### ทุนส่งเสริมและสนับสนุนการวิจัยและพัฒนา สัญญารับทุนเลขที่ B2-021/1-63

โครงการพัฒนาอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอนและการต่อยอดเชิงพาณิชย์ Development of the channel coding in 5G standard for education tool and initial commercial product

นักวิจัย

1. เวธิต ภาคย์พิสุทธิ์

2. กฤษณะพงศ์ พันธ์ศรี

หัวหน้าโครงการ นักวิจัยร่วม

ได้รับทุนอุดหนุนจาก กองทุนวิจัยและพัฒนากิจการกระจายเสียง กิจการโทรทัศน์ และกิจการโทรคมนาคม เพื่อประโยชน์สาธารณะ (สำนักงาน กสทช.)

ธันวาคม 2564

#### บทสรุปผู้บริหาร

#### โครงการพัฒนาอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอน และการต่อยอดเชิงพาณิชย์ ธันวาคม 2564

โครงการนี้ นักวิจัยมีเป้าหมาย 2 มิติ ได้แก่ มิติด้านการศึกษาวิศวกรรมโทรคมนาคม และมิติ ของการพัฒนาอุปกรณ์โทรคมนาคมต้นแบบ โดยมิติด้านการศึกษานั้น ทีมวิจัยนี้ได้เล็งเห็นปัญหา สำคัญของระบบการศึกษาทั่วโลก ที่เทคโนโลยีการสื่อสารปัจจุบันมีความซับซ้อนมากกว่าเนื้อหาใน วิชาเรียน ดังนั้น ทีมวิจัยจึงต้องการพัฒนาอุปกรณ์ที่สามารถสนับสนุนการเรียนรู้ของนักศึกษา สาขาวิชาวิศวกรรมโทรคมนาคมหรือสาขาอื่น ๆ ที่เกี่ยวข้อง โดยอุปกรณ์สามารถแสดงให้เห็นถึง ขั้นตอนของระบบสื่อสารมาตรฐาน 5G นอกจากนี้ หนึ่งในปัญหาสำคัญของอุตสาหกรรมโทรคมนาคม ในประเทศไทย คือ ศักยภาพของการพัฒนาอุปกรณ์โทรคมนาคมที่มีความซับซ้อนสูง ทีมวิจัยจึง ต้องการนำประสบการณ์ด้านงานวิจัยมาพัฒนาเป็นอุปกรณ์ที่สอดคล้องกับมาตรฐาน 5G โดยทีมวิจัย คาดหวังว่าอุปกรณ์ต้นแบบที่พัฒนาขึ้นจะสามารถนำไปสู่การอุปกรณ์ที่มีประสิทธิภาพสูงสำหรับการ ใช้งานเชิงพาณิชย์

ทีมวิจัยได้พัฒนาชุดซอฟต์แวร์และอุปกรณ์เข้ารหัสซ่องสัญญาณมาตรฐาน 5G เพื่อใช้เป็นสื่อ การสอน และนำไปต่อยอดเชิงพาณิชย์ เนื้อหาภายของโครงการสามารถแบ่งออกเป็น 4 ส่วนหลัก ได้แก่ 1) ชุดซอฟต์แวร์การเข้ารหัสซ่องสัญญาณมาตรฐาน 5G 2) ชุดอุปกรณ์การเข้ารหัสซ่องสัญญาณ มาตรฐาน 5G 3) ชุดการเรียนรู้การเข้ารหัสซ่องสัญญาณมาตรฐาน 5G และ 4) เว็บไซต์เผยแพร่ความรู้ และชุดซอฟต์แวร์และอุปกรณ์เข้ารหัสซ่องสัญญาณมาตรฐาน 5G โดยผลงานของโครงการได้นำไปใช้ ประกอบการเรียนการสอนของภาควิชาวิศวกรรมโทรคมนาคม สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาลาดกระบัง

#### โครงการพัฒนาอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอน และการต่อยอดเชิงพาณิชย์ เวธิต ภาคย์พิสุทธิ์ ธันวาคม 2564

เทคโนโลยีการสื่อสารไร้สายยุค 5G มีความสามารถในการส่งข้อมูลความเร็วสูง ความหน่วง ต่ำ และรองรับการส่งข้อมูลปริมาณมากในพื้นที่จำกัด นอกจากนี้ เทคโนโลยี 5G เรียกร้องความ น่าเชื่อถือในการส่งข้อมูลในระดับอัตราเฟรมผิดพลาดน้อยกว่า 10<sup>-5</sup> ด้วยเหตุนี้ เทคโนโลยี 5G จึงใช้ งานรหัสช่องสัญญาณที่มีประสิทธิภาพสูงเพื่อตอบสนองระดับความผิดพลาดดังกล่าว ในปัจจุบัน การศึกษาในระดับอุดมศึกษาในภาควิชาที่เกี่ยวข้องกับวิศวกรรมการสื่อสารยังมีข้อจำกัดในเรื่อง ทดสอบการเข้ารหัสช่องสัญญาณในระบบสื่อสารยุคสมัยใหม่ เนื่องจากอุปกรณ์ที่เกี่ยวข้องมีราคาแพง บทความนี้ จึงนำเสนอการพัฒนาอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G โดยมีเป้าหมายเพื่อใช้ เป็นสื่อการสอนในด้านวิศวกรรมโทรคมนาคม ประกอบไปด้วยการพัฒนาชุดซอฟต์แวร์และชุด อุปกรณ์ลอจิกแบบโปรแกรมได้ (FPGA) ในการเข้ารหัสช่องสัญญาณมาตรฐาน 5G ซึ่งมีการออกแบบ ส่วนประสานกับผู้ใช้ (GUI) ให้มีความง่ายและเป็นมิตรต่อผู้ใช้งาน

#### Development of the channel coding in 5G standard for education tool and initial commercial product Watid Phakphisut December 2021

Fifth Generation (5G) communication technology allows for high-speed data transmission, low latency, and high-volume data transmission in restricted area. Moreover, it requires high-reliability transmission with a frame error rate (FER) of less than  $10^{-5}$ . As a results, the channel coding with high efficiency has been used to achieve a target reliability. Nowadays, higher education in the field of communication engineering is limited in testing channel coding for the modern communication systems, due to the high cost of the associated equipment. In this article, we then develop equipment for channel encoding process in accordance with the 5 G communication engineering. Our developed equipment includes a software package as well as hardware in the form of a field-programmable gate array (FPGA). In addition, we develop a user-friendly graphical user interface (GUI) to display the encoding results.

#### สารบัญ

	หน้า
บทสรุปผู้บริหาร	ก
บทคัดย่อภาษาไทย	ข
บทคัดย่อภาษาอังกฤษ	ค
สารบัญตาราง	ଶ
สารบัญภาพ	ណ
บทที่ 1. บทนำ	1
1.1 ที่มา และความสำคัญของโครงการ	1
1.2 วัตถุประสงค์	2
1.3 ขอบเขตของโครงการ	2
1.4 ประโยชน์ที่คาดว่าจะได้รับ	11
บทที่ 2. ทฤษฎี และงานวิจัยที่เกี่ยวข้อง	12
2.1 พื้นฐานรหัสช่องสัญญาณ	12
2.2 การออกแบบมาตรฐานการเข้ารหัสช่องสัญญ	มาณของ 3GPP 13
2.3 การประชุมของ 3GPP เพื่อออกแบบรหัสช่อง	งสัญญาณในมาตรฐาน 5G 15
2.4 รายละเอียดการเข้ารหัสช่องสัญญาณชนิด LI	DPC codes มาตรฐาน 5G 23
2.4.1 ภาพรวมการเข้ารหัสแอลดีพีซีมาตรฐ	กาน 5G 23
2.4.2 การเข้ารหัส CRC	23
2.4.3 การแบ่งส่วนข้อมูล (Segmentation)	) 27
2.4.4 รหัสแอลดีพีซี (LDPC)	28
2.4.5 การปรับอัตรารหัส (Rate Matching	39
2.4.6 การแทรกสลับบิต (Bit Interleaving	9) 41
2.4.7 การต่อเรียงบล็อกรหัส (Code Block	Concatenation) 43
2.5 รายละเอียดการเข้ารหัสซ่องสัญญาณชนิด Po	olar codes มาตรฐาน 5G 44
2.5.1 ภาพรวมการเข้ารหัสโพลาร์มาตรฐาน	1 5G 44
2.5.2 การแบ่งย่องบล็อกรหัส	48
2.5.3 การเข้ารหัส CRC	48
2.5.4 การสแครมบลิง CRC	49

# สารบัญ (ต่อ)

	หน้า
2.5.5 การแทรกสลับ CRC	50
2.5.6 การลำดับช่องสัญญาณย่อย	51
2.5.7 การคำนวณบิตพาริตี	58
2.5.8 การเข้ารหัสโพลาร์	58
2.5.9 การแทรสลับบล็อกย่อย	59
2.5.10 การปรับอัตรารหัส	60
2.5.11 การแทรกสลับบิตรหัส	61
2.5.12 การต่อบล็อกรหัส	62
บทที่ 3. ระเบียบวิธีวิจัย	63
3.1 รายละเอียดการออกแบบชุดซอฟต์แวร์และวงจร	
เข้ารหัสช่องสัญญาณชนิด LDPC codes	63
3.1.1 ส่วนประกอบชุดซอฟต์แวร์และวงจร	63
3.1.2 แผนผังการทำงานของชุดซอฟต์แวร์และวงจรเข้ารหัสช่องสัญญาณ	63
3.2 รายละเอียดการออกแบบชุดซอฟต์แวร์และวงจร	
เข้ารหัสช่องสัญญาณชนิด Polar codes	77
3.2.1 ส่วนประกอบชุดซอฟต์แวร์และวงจร	77
3.2.2 รายละเอียดการออกแบบชุดซอฟต์แวร์และวงจรเข้ารหัส	
ช่องสัญญาณชนิด Polar codes มาตรฐาน 5G	78
3.3 รายละเอียดการออกแบบชุดซอฟต์แวร์การเรียนรู้การสื่อสารดิจิทัล	
ที่มีการเข้ารหัสช่องสัญญาณมาตรฐาน 5G	97
3.3.1 ส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อควบคุมวงจรเข้ารหัส	
ช่องสัญญาณชนิด LDPC Codes	97
3.3.2 ส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อควบคุมวงจรเข้ารหัส	
ช่องสัญญาณชนิด Polar Codes	100
3.4 รายละเอียดการออกแบบชุดวงจรการเรียนรู้การสื่อสารดิจิทัลที่มีการเข้ารหัส	
ช่องสัญญาณมาตรฐาน 5G	103
3.4.1 ชุดวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อการเข้ารหัส	
ช่องสัญญาณชนิด LDPC Codes	104

# สารบัญ (ต่อ)

	หน้า
3.4.2 ชุดวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อการเข้ารหัส	
ช่องสัญญาณชนิด Polar Codes	108
บทที่ 4. ผลการวิจัย และการวิจารณ์ผล	113
4.1 ผลการทดสอบชุดซอฟต์แวร์และวงจรเข้ารหัสช่องสัญญาณชนิด LDPC codes	113
4.1.1 วิธีการใช้งานและผลการทดสอบชุดซอฟต์แวร์ MATLAB	
สำหรับการเข้ารหัสช่องสัญญาณ	113
4.1.2 วิธีการใช้งานและผลการทดสอบชุดซอฟต์แวร์ PYTHON	
สำหรับการเข้ารหัสช่องสัญญาณ	120
4.1.3 วิธีการใช้งานและผลการทดสอบวงจรเข้ารหัสช่องสัญญาณ	126
4.2 ผลการทดสอบชุดซอฟต์แวร์และวงจรเข้ารหัสช่องสัญญาณชนิด Polar codes	139
4.2.1 การใช้งานซอฟต์แวร์และการกำหนดพารามิเตอร์เริ่มต้น	139
4.2.2 ผลการทดสอบชุดซอฟต์แวร์เข้ารหัสโพลาร์ตามมาตรฐาน 5G	144
4.2.3 การใช้งานชุดซอฟต์แวร์ PYTHON และกำหนดพารามิเตอร์เริ่มต้น	168
4.2.4 ผลการทดสอบชุดซอฟต์แวร์ PYTHON	170
4.2.5 วิธีการใช้งานวงจรเข้ารหัส FPGA สำหรับการเข้ารหัสช่องสัญญาณ	181
4.2.6 ผลการทดสอบวงจรเข้ารหัสโพลาร์ตามมาตรฐาน 5G	181
4.3 ผลการทดสอบชุดซอฟต์แวร์การเรียนรู้การสื่อสารดิจิทัลที่มีการเข้ารหัส	
ช่องสัญญาณมาตรฐาน 5G	204
4.3.1 ส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อควบคุมวงจรเข้ารหัสช่องสัญญาณ	
ชนิด LDPC Codes	204
4.3.2 ส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อควบคุมวงจรเข้ารหัสช่องสัญญาณ	
ชนิด Polar Codes	209
4.4 ผลการทดสอบชุดวงจรการเรียนรู้การสื่อสารดิจิทัลที่มีการเข้ารหัสช่องสัญญาณ	
มาตรฐาน 5G	215
4.4.1 ชุดวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อการเข้ารหัส	
ช่องสัญญาณชนิด LDPC Codes	215
4.4.2 ชุดวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อการเข้ารหัส	
ช่องสัญญาณชนิด Polar Codes	219

# สารบัญ (ต่อ)

	หน้า
บทที่ 5. สรุปผลการวิจัย และข้อเสนอแนะ	229
บรรณานุกรม	231
ภาคผนวก	232
ภาคผนวก ก ซอฟต์แวร์เข้ารหัสช่องสัญญาณด้วย MATLAB	232
ภาคผนวก ข ซอฟต์แวร์เข้ารหัสช่องสัญญาณด้วย PYTHON	234
ภาคผนวก ค รายละเอียดของอุปกรณ์ FPGA รุ่น Altera DE2-115	236
ภาคผนวก ง การเผยแพร่ผลผลิตของโครงการ	240
ภาคผนวก จ ข้อเสนอแนะแนวทางการนำชุดการเรียนรู้และอุปกรณ์เข้ารหัส	
ช่องสัญญาณไปต่อยอด	270
ภาคผนวก ฉ รายงานผลการดำเนินงานฉบับย่อสำหรับตีพิมพ์ในวารสาร	
สำนักงาน กสทช.	271

### สารบัญตาราง

	1	หน้า
ตารางที่ 2.1	รายละเอียดการประชุมของ 3GPP เพื่ออกแบบรหัสช่องสัญญาณในมาตรฐาน 5G	16
ตารางที่ 2.2	ผลการปฏิบัติด้วยโอเปอเรเตอร์ Exclusive-OR	24
ตารางที่ 2.3	การกำหนดพารามิเตอร์ในการแบ่งส่วนข้อมูล	27
ตารางที่ 2.4	รายละเอียดเมทริกซ์ฐาน	34
ตารางที่ 2.5	รายละเอียดค่า $k=0,\ldots,E_r-1$	35
ตารางที่ 2.6	รายละเอียดค่า $V_{\scriptscriptstyle i,j}$ สำหรับกราฟฐาน 1 ของ LDPC	36
ตารางที่ 2.7	รายละเอียดค่า $V_{\scriptscriptstyle i,j}$ สำหรับกราฟฐาน 2 ของ LDPC	38
ตารางที่ 2.8	ตำแหน่งเริ่มต้น $k_{_0}$ ของ $rv$ ที่แตกต่างกัน	41
ตารางที่ 2.9	การเข้ารหัสช่องสัญญาณของแต่ละประเภทช่องสัญญาณ	46
ตารางที่ 2.10	พารามิเตอร์และขอบเขตของรหัสโพลาร์สำหรับช่องสัญญาณต่าง ๆ	
	ในมาตรฐาน 5G	47
ตารางที่ 2.11	ลำดับการแทรกสลับ $\Pi^{ m max}_{IL}\left(i ight)$ สำหรับการแทรกสลับ CRC	51
ตารางที่ 2.12	ลำดับความน่าเชื่อถือของช่องสัญญาณ (polar sequence)	53
ตารางที่ 2.13	ลำดับการแทรกสลับ สำหรับการแทรกสลับบล็อกย่อ	60

### สารบัญภาพ

		หน้า
รูปที่ 1.1	ตัวอย่างการพัฒนาชุดซอฟต์แวร์การเข้ารหัสช่องสัญญาณมาตรฐาน	
	โดยใช้ภาษา MATLAB และ Python	3
รูปที่ 1.2	บอร์ด FPGA รุ่น Altera DE2-115	4
รูปที่ 1.3	ส่วนต่อประสานกับผู้ใช้ GUI รับข้อมูลจากชุดซอฟต์แวร์ Python	
	(ส่วน 5G LDPC Encoder – Downlink/Uplink)	6
รูปที่ 1.4	ส่วนต่อประสานกับผู้ใช้ GUI รับข้อมูลจากชุดซอฟต์แวร์ Python	
	(ส่วน 5G Polar Encoder – Downlink)	7
รูปที่ 1.5	ส่วนต่อประสานกับผู้ใช้ GUI รับข้อมูลจากชุดซอฟต์แวร์ Python	
	(ส่วน 5G Polar Encoder – Uplink)	7
รูปที่ 1.6	ส่วนต่อประสานกับผู้ใช้ GUI รับข้อมูลจากชุดซอฟต์แวร์ Python	
	(ส่วน 5G Polar Encoder – Broadcast)	8
รูปที่ 1.7	ส่วนต่อประสานกับผู้ใช้ GUI ที่รับข้อมูลจากชุดอุปกรณ์ FPGA	
	(ส่วน 5G LDPC Encoder – Downlink/Uplink)	8
รูปที่ 1.8	ส่วนต่อประสานกับผู้ใช้ GUI ที่รับข้อมูลจากชุดอุปกรณ์ FPGA	
	(ส่วน 5G Polar Encoder – Downlink)	9
รูปที่ 1.9	ส่วนต่อประสานกับผู้ใช้ GUI ที่รับข้อมูลจากชุดอุปกรณ์ FPGA	
	(ส่วน 5G Polar Encoder – Uplink)	9
รูปที่ 1.10	ส่วนต่อประสานกับผู้ใช้ GUI ที่รับข้อมูลจากชุดอุปกรณ์ FPGA	
	(ส่วน 5G Polar Encoder – Broadcast)	10
รูปที่ 1.11	เว็บไซต์ www.channelcoding.com	11
รูปที่ 2.1	แผนภาพการเข้ารหัสแอลดีพีซีมาตรฐาน 5G	23
รูปที่ 2.2	โพลีโนเมียล และการแทนค่าตัวหาร	24
รูปที่ 2.3	ขั้นตอนการทำงานของ CRC	25
รูปที่ 2.4	โครงสร้างแต่ละบล็อก ในกรณีมีจำนวนบล็อกมากกว่า 1 บล็อก	28
รูปที่ 2.5	โครงสร้างของรหัสบล็อกเชิงเส้นแบบ ( <i>N,K</i> )	29
รูปที่ 2.6	โครงสร้างพื้นฐานเมทริกซ์ฐานของรหัส LDPC ตามมาตรฐาน 5G	32
รูปที่ 2.7	กราฟฐาน 1	33
รูปที่ 2.8	กราฟฐาน 2	34

		หน้า
รูปที่ 2.9	การปรับอัตราสำหรับรหัส LDPC ตามมาตรฐาน 5G	40
รูปที่ 2.10	ตัวอย่างวิธีแทรกสลับบิต	42
รูปที่ 2.11	ตัวอย่างการแทรกสลับบิตและการแทรกสลับบิตกลับ	43
รูปที่ 2.12	กระบวนการแทรกสลับบิตสำหรับรหัส LDPC ตามมาตรฐาน 5G	43
รูปที่ 2.13	กระบวนการเข้ารหัสโพลาร์ในมาตรฐาน 5G	44
รูปที่ 2.14	โครงสร้างการเข้ารหัส CRC	48
รูปที่ 2.15	ตัวอย่างลำดับการแทรกสลับ CRC สำหรับช่องสัญญาณ BCH	
	ที่ $A=32$ $L=24$ และ $K=56$	50
รูปที่ 2.16	ตัวอย่างการลำดับช่องสัญญาณย่อยสำหรับช่องสัญญาณ BCH ที่เวกเตอร์ <b>c'</b>	
	ความยาว $K=56$ และเวกเตอร์ ${f u}$ ความยาว $N=2^n=512$ หรือ $n=n_{ m max}=9$	51
รูปที่ 2.17	โครงสร้างการเข้ารหัสโพลาร์ที่ความยาว $N\!=\!2$ และ $N\!=\!4$ ตามลำดับ	58
รูปที่ 2.18	ลำดับการแทรกสลับบล็อกย่อย	59
รูปที่ 2.19	บัฟเฟอร์วงกลมสำหรับการปรับอัตรารหัส	60
รูปที่ 2.20	รูปแบบการแทรกสลับแบบสามเหลี่ยมขั้นบันได	61
รูปที่ 3.1	แผนภาพบล็อกการเข้ารหัส CRC	63
รูปที่ 3.2	แผนภาพบล็อกการเลือกกราฟฐาน	64
รูปที่ 3.3	แผนภาพบล็อกการกำหนดค่าความยาวบล็อกรหัส	65
รูปที่ 3.4	แผนภาพบล็อกการคำนวณจำนวนบล็อกย่อย	65
รูปที่ 3.5	แผนภาพบล็อกการกำหนดจำนวนบิตข้อมูลของแต่ละบล็อกรหัส	66
รูปที่ 3.6	แผนภาพบล็อกการคำนวณอัตราการขยายขนาดของเมทริกซ์ฐาน	67
รูปที่ 3.7	แผนภาพบล็อกการแบ่งย่อยบล็อกข้อมูล	68
รูปที่ 3.8	แผนภาพบล็อกการเข้ารหัส CRC ของบล็อกรหัส	69
รูปที่ 3.9	แผนภาพบล็อกการกำหนดความยาวคำรหัส	69
รูปที่ 3.10	แผนภาพบล็อกการสร้างเมทริกซ์พาริตีเซ็ก H	70
รูปที่ 3.11	แผนภาพบล็อกการเติมบิตข้อมูลในบล็อกรหัส	71
รูปที่ 3.12	แผนภาพบล็อกการเข้ารหัส LDPC	71
รูปที่ 3.13	แผนภาพบล็อกการกำหนดความยาวคำรหัสของบล็อกรหัส	72
รูปที่ 3.14	แผนภาพบล็อกการคำนวณข้อมูลการส่งกลุ่มของบล็อกรหัส ( <i>CBGTI</i> )	73

	٩	หน้า
รูปที่ 3.15	แผนภาพบล็อกการคำนวณความยาวข้อมูลเอาต์พุตของกระบวนการปรับอัตรารหัส	74
รูปที่ 3.16	แผนภาพบล็อกการเลือกบิตเพื่อส่ง	75
รูปที่ 3.17	แผนภาพบล็อกการแทรกสลับบิต	76
รูปที่ 3.18	แผนภาพบล็อกการต่อเรียงบล็อกรหัส	76
รูปที่ 3.19	แผนผังการทำงานการแบ่งย่อยบล็รอกรหัส	79
รูปที่ 3.20	แผนผังการทำงานการเชื่อมบิต CRC ท้ายข้อมูล	80
รูปที่ 3.21	แผนผังการทำงานการสแครมบลิง CRC	81
รูปที่ 3.22	แผนผังการทำงานการแทรกสลับ CRC	82
รูปที่ 3.23	แผนผังการทำงานการสร้างลำดับการแทรกสลับ CRC	83
รูปที่ 3.25	แผนผังการทำงานการหาความยาวคำรหัสแม่	85
รูปที่ 3.26	แผนผังการทำงานการลำดับช่องสัญญาณย่อย	87
รูปที่ 3.27	แผนผังการทำงานการลำดับช่องสัญญาณย่อย (ต่อ)	89
รูปที่ 3.28	แผนผังการทำงานการคำนวณบิตพาริตี	90
รูปที่ 3.29	แผนผังการทำงานการเข้ารหัสโพลาร์	91
รูปที่ 3.30	แผนผังการทำงานการแทรกสลับบล็อกย่อย	92
รูปที่ 3.31	แผนผังการทำงานการสร้างลำดับการแทรกสลับบล็อกย่อย	93
รูปที่ 3.32	แผนผังการทำงานการปรับอัตรารหัส	94
รูปที่ 3.33	แผนผังการทำงานการแทรกสลับบิตรหัส	95
รูปที่ 3.34	แผนผังการทำงานการสร้างลำดับการแทรกสลับบิตรหัส	96
รูปที่ 3.35	แผนผังการทำงานการต่อบล็อกรหัส	97
รูปที่ 3.36	หน้าต่างส่วนต่อประสานกราฟิกกับผู้ใช้สำหรับรหัสช่องสัญญาณชนิด LDPC Codes	98
รูปที่ 3.37	แผนผังการทำงานของส่วนต่อประสานกราฟิกกับผู้ใช้สำหรับรหัสช่องสัญญาณ	
	ชนิด LDPC Codes	99
รูปที่ 3.38	หน้าต่างส่วนต่อประสานกราฟิกกับผู้ใช้สำหรับรหัสช่องสัญญาณชนิด	
	Polar Codes (Downlink)	101
รูปที่ 3.39	หน้าต่างส่วนต่อประสานกราฟิกกับผู้ใช้สำหรับรหัสช่องสัญญาณชนิด	
	Polar Codes (Uplink)	101
รูปที่ 3.40	หน้าต่างส่วนต่อประสานกราฟิกกับผู้ใช้สำหรับรหัสช่องสัญญาณชนิด	
	Polar Codes (Broadcast)	102

		หน้า
รูปที่ 3.41	แผนผังการทำงานของส่วนต่อประสานกราฟิกกับผู้ใช้สำหรับรหัสช่องสัญญาณ	
	ชนิด Polar Codes	103
รูปที่ 3.42	ชุดวงจรการเรียนรู้การสื่อสารดิจิทัลที่มีการเข้ารหัสช่องสัญญาณมาตรฐาน 5G	
	ประกอบด้วยส่วนต่อประสานกราฟิกกับผู้ใช้และ FPGA สำหรับรหัส LDPC	104
รูปที่ 3.43	แผนผังการทำงานการสื่อสารระหว่างคอมพิวเตอร์สู่วงจรเข้ารหัส FPGA	
	สำหรับรหัส LDPC	105
รูปที่ 3.44	แผนผังการทำงานการสื่อสารระหว่างวงจรเข้ารหัส FPGA สู่คอมพิวเตอร์	
	สำหรับรหัส LDPC	106
รูปที่ 3.45	ชุดวงจรการเรียนรู้การสื่อสารดิจิทัลที่มีการเข้ารหัสช่องสัญญาณมาตรฐาน 5G	108
รูปที่ 3.46	แผนผังการทำงานการสื่อสารระหว่างคอมพิวเตอร์สู่วงจรเข้ารหัส FPGA	
	สำหรับรหัส Polar ทุกช่องสัญญาณ	109
รูปที่ 3.47	แผนผังการทำงานการสื่อสารระหว่างวงจรเข้ารหัส FPGA สู่คอมพิวเตอร์	
	สำหรับรหัส Polar ทุกช่องสัญญาณ	110
รูปที่ 4.1	ชุดซอฟต์แวร์เข้ารหัสช่องสัญญาณชนิด LDPC codes โดยใช้โปรแกรม MATLAB	113
รูปที่ 4.2	ตัวอย่างการเรียกใช้งานซอฟต์แวร์และการกำหนดพารามิเตอร์ของไฟล์ชื่อ	
	test_5G_Transmission	114
รูปที่ 4.3	ผลลัพธ์การเข้ารหัส CRC โดยใช้โปรแกรม MATLAB	115
รูปที่ 4.4	ผลลัพธ์เวกเตอร์หลังจากการแบ่งส่วนย่อยข้อมูลโดยใช้โปรแกรม MATLAB	115
รูปที่ 4.5	ผลลัพธ์พารามิเตอร์อื่น ๆ หลังจากการแบ่งส่วนย่อยข้อมูลโดยใช้โปรแกรม	
	MATLAB	116
รูปที่ 4.6	ผลลัพธ์เวกเตอร์หลังจากการเข้ารหัส CRC ของบล็อกรหัสโดยใช้โปรแกรม	
	MATLAB	117
รูปที่ 4.7	ผลลัพธ์เวกเตอร์หลังจากการเข้ารหัส LDPC โดยใช้โปรแกรม MATLAB	118
รูปที่ 4.8	ผลลัพธ์เวกเตอร์หลังจากการปรับอัตรารหัสโดยใช้โปรแกรม MATLAB	119
รูปที่ 4.9	ผลลัพธ์เวกเตอร์หลังจากการแทรกสลับบิตโดยใช้โปรแกรม MATLAB	119
รูปที่ 4.10	ผลลัพธ์เวกเตอร์หลังจากการต่อเรียงบล็อกรหัสโดยใช้โปรแกรม MATLAB	120
รูปที่ 4.11	ชุดซอฟต์แวร์เข้ารหัสช่องสัญญาณชนิด LDPC codes โดยใช้ภาษา PYTHON	121
รูปที่ 4.12	ตัวอย่างการเรียกใช้งานซอฟต์แวร์ภาษา PYTHON และการกำหนดพารามิเตอร์	
	ของไฟล์ชื่อ UserDataChannelCoding	122

		หน้า
รูปที่ 4.13	ผลลัพธ์การเข้ารหัส CRC โดยใช้ภาษา PYTHON	123
รูปที่ 4.14	ผลลัพธ์เวกเตอร์หลังจากการแบ่งส่วนย่อยข้อมูลโดยใช้ภาษา PYTHON	123
รูปที่ 4.15	ผลลัพธ์พารามิเตอร์อื่น ๆ หลังจากการแบ่งส่วนย่อยข้อมูลโดยใช้ภาษา PYTHON	123
รูปที่ 4.16	ผลลัพธ์เวกเตอร์หลังจากการเข้ารหัส CRC ของบล็อกรหัสโดยใช้ภาษา PYTHON	124
รูปที่ 4.17	ผลลัพธ์เวกเตอร์หลังจากการเข้ารหัส LDPC โดยใช้ภาษา PYTHON	124
รูปที่ 4.18	ผลลัพธ์เวกเตอร์หลังจากการปรับอัตรารหัสโดยใช้ภาษา PYTHON	125
รูปที่ 4.19	ผลลัพธ์เวกเตอร์หลังจากการแทรกสลับบิตโดยใช้ภาษา PYTHON	125
รูปที่ 4.20	ผลลัพธ์เวกเตอร์หลังจากการต่อเรียงบล็อกรหัสโดยใช้ภาษา PYTHON	125
รูปที่ 4.21	แสดงการสร้างโปรเจคใหม่บนหน้าต่างเริ่มแรก	126
รูปที่ 4.22	หน้าต่างสำหรับกำหนดค่าเริ่มต้นของโปรเจค	127
รูปที่ 4.23	หน้าต่างสำหรับกำหนดประเภทของโปรเจค	127
รูปที่ 4.24	หน้าต่างสำหรับเลือกไฟล์ของโปรเจค	128
รูปที่ 4.25	หน้าต่างสำหรับเลือกอุปกรณ์ที่ใช้กับโปรเจค	128
รูปที่ 4.26	หน้าต่างสำหรับเลือกเครื่องมือในการสังเคราะห์วงจรและจำลองผลของโปรเจค	129
รูปที่ 4.27	ตำแหน่งเมนูที่ใช้ในการสังเคราะห์วงจรบนหน้าต่างเริ่มแรกของโปรแกรม	129
รูปที่ 4.28	ลักษณะของหน้าต่างเริ่มแรกเมื่อการสังเคราะห์วงจรเสร็จสมบูรณ์	130
รูปที่ 4.29	ขั้นตอนการเลือกเมนูเพื่อทำการจำลองผลของวงจร	130
รูปที่ 4.30	ตำแหน่งของเมนูในการเลือก Entity เพื่อจำลองผลบนหน้าต่างเริ่มแรก	
	ของโปรแกรม	131
รูปที่ 4.31	ชื่อ Entity ทั้งหมดในโปรเจคภายในเมนู Work	131
รูปที่ 4.32	ขั้นตอนเพิ่มสัญญาณจาก Entity ที่เลือกเข้าสู้หน้าต่าง Wave	132
รูปที่ 4.33	ขั้นตอนการตั้งค่าสัญญาณนาฬิกา	132
รูปที่ 4.34	หน้าต่างการตั้งค่าสัญญาณนาฬิกา	133
รูปที่ 4.35	เมนูสำหรับการกำหนดค่าสัญญาณใด ๆ	133
รูปที่ 4.36	หน้าต่างการกำหนดค่าของสัญญาณใด ๆ	134
รูปที่ 4.37	ตำแหน่งของเมนูที่ใช้สำหรับเริ่มการจำลองการทำงานของวงจรบนหน้าต่างเริ่มแรก	134
รูปที่ 4.38	ปุ่มสำหรับการจำลองการทำงานของวงจร	135
รูปที่ 4.39	การทำงานของวงจรขณะสัญญาณ rst มีค่าเท่ากับ 0	135
รูปที่ 4.40	การทำงานของวงจรขณะสัญญาณ rst มีค่าเท่ากับ 1	135

		หน้า
รูปที่ 4.41	ผลการทดสอบวงจรเข้ารหัสช่องสัญญาณ LDPC แบบรวมทุกส่วนประกอบจาก	
	โปรแกรม ModelSim-Altera	136
รูปที่ 4.42	สัญญาณ codeword (บางส่วน)	136
รูปที่ 4.43	ผลการทดสอบวงจรเข้ารหัส CRC จากโปรแกรม ModelSim-Altera	136
รูปที่ 4.44	ผลการทดสอบวงจรแบ่งย่อยบล็อกข้อมูลจากโปรแกรม ModelSim-Altera	137
รูปที่ 4.45	ผลการทดสอบวงจรเข้ารหัส CRC ของบล็อกรหัสจากโปรแกรม	
	ModelSim-Altera	137
รูปที่ 4.46	ผลการทดสอบวงจรเข้ารหัส LDPC จากโปรแกรม ModelSim-Altera	137
รูปที่ 4.47	สัญญาณ from_top_circulant (บางส่วน)	138
รูปที่ 4.48	ผลการทดสอบวงจรปรับอัตรารหัสจากโปรแกรม ModelSim-Altera	138
รูปที่ 4.49	สัญญาณ from_RateMatching (บางส่วน)	138
รูปที่ 4.50	ผลการทดสอบวงจรแทรกสลับบิตจากโปรแกรม ModelSim-Altera	139
รูปที่ 4.51	สัญญาณ bitInterleavedCodeword (บางส่วน)	139
รูปที่ 4.52	ผลการทดสอบวงจรต่อเรียงบล็อกรหัสจากโปรแกรม ModelSim-Altera	139
รูปที่ 4.53	สัญญาณบางส่วนของ from_concat	139
รูปที่ 4.54	ไฟล์โมดูลหลัก 5 โมดูลและไฟล์ชุดคำสั่งเพื่อกำหนดพารามิเตอร์และ	
	เรียกใช้โมดูลฟังก์ชัน	140
รูปที่ 4.55	ชุดคำสั่งเพื่อกำหนดพารามิเตอร์และเรียกใช้โมดูลฟังก์ชัน	140
รูปที่ 4.56	ตำแหน่งการกดปุ่มสร้างไฟล์สคริป	141
รูปที่ 4.57	ไฟล์สคริปที่ถูกสร้าง	141
รูปที่ 4.58	ตำแหน่งการกดปุ่มสร้างไฟล์สคริปที่มีเทมเพลตฟังก์ชัน	142
รูปที่ 4.59	ไฟล์สคริปที่มีเทมเพลตฟังก์ชันที่ถูกสร้าง	142
รูปที่ 4.60	การบันทึกไฟล์สกุล m	143
รูปที่ 4.61	การเขียนคำสั่งเพื่อกำหนดพารามิเตอร์	143
รูปที่ 4.62	การเขียนคำสั่งเพื่อเรียกใช้โมดูลฟังก์ชัน	144
รูปที่ 4.63	บิตข้อมูลขาเข้า	145
รูปที่ 4.64	บิตข้อมูลขาออก (บางส่วน)	145
รูปที่ 4.65	เวกเตอร์ <b>c</b>	145
รูปที่ 4.66	เวกเตอร์ <b>c'</b>	146

		หน้า
รูปที่ 4.67	เวกเตอร์ <b>u</b> (บางส่วน)	146
รูปที่ 4.68	เวกเตอร์ d (บางส่วน)	147
รูปที่ 4.69	เวกเตอร์ y (บางส่วน)	148
รูปที่ 4.70	เวกเตอร์ e (บางส่วน)	148
รูปที่ 4.71	บิตข้อมูลขาเข้า	149
รูปที่ 4.72	บิตข้อมูลขาออก (บางส่วน)	150
รูปที่ 4.73	เวกเตอร์ c ที่ได้จากการเข้ารหัส CRC	150
รูปที่ 4.74	เวกเตอร์ c ที่ได้จากการสแครมบลิง CRC	151
รูปที่ 4.75	เวกเตอร์ <b>c'</b>	151
รูปที่ 4.76	เวกเตอร์ <b>u</b> (บางส่วน)	152
รูปที่ 4.77	เวกเตอร์ <b>d</b> (บางส่วน)	152
รูปที่ 4.78	เวกเตอร์ <b>y</b> (บางส่วน)	153
รูปที่ 4.79	เวกเตอร์ <b>e</b> (บางส่วน)	153
รูปที่ 4.80	บิตข้อมูลขาเข้า	155
รูปที่ 4.81	บิตข้อมูลขาออก (บางส่วน)	155
รูปที่ 4.82	เวกเตอร์ <b>a'</b> บล็อกแรก (บางส่วน)	156
รูปที่ 4.83	เวกเตอร์ <b>a'</b> บล็อกท้าย (บางส่วน)	156
รูปที่ 4.84	เวกเตอร์ c บล็อกแรก (บางส่วน)	157
รูปที่ 4.85	เวกเตอร์ c บล็อกท้าย (บางส่วน)	157
รูปที่ 4.86	เวกเตอร์ <b>u</b> บล็อกแรก (บางส่วน)	158
รูปที่ 4.87	เวกเตอร์ <b>u</b> บล็อกท้าย (บางส่วน)	158
รูปที่ 4.88	เวกเตอร์ <b>d</b> บล็อกแรก (บางส่วน)	159
รูปที่ 4.89	เวกเตอร์ <b>d</b> บล็อกท้าย (บางส่วน)	159
รูปที่ 4.90	เวกเตอร์ <b>y</b> บล็อกแรก (บางส่วน)	160
รูปที่ 4.91	เวกเตอร์ y บล็อกท้าย (บางส่วน)	160
รูปที่ 4.92	เวกเตอร์ e บล็อกแรก (บางส่วน)	161
รูปที่ 4.93	เวกเตอร์ <b>e</b> บล็อกท้าย (บางส่วน)	161
รูปที่ 4.94	เวกเตอร์ f บล็อกแรก (บางส่วน)	162

		หน้า
รูปที่ 4.95	เวกเตอร์ <b>f</b> บล็อกท้าย (บางส่วน)	162
รูปที่ 4.96	เวกเตอร์ g (บางส่วน)	163
รูปที่ 4.97	บิตข้อมูลขาเข้า	164
รูปที่ 4.98	บิตข้อมูลขาออก (บางส่วน)	164
รูปที่ 4.99	เวกเตอร์ <b>c</b>	164
รูปที่ 4.100	เวกเตอร์ u ที่ได้จากการลำดับช่องสัญญาย่อย	165
รูปที่ 4.101	เวกเตอร์ u ที่ได้จากการคำนวณบิตพาริตีตรวจสอบ	166
รูปที่ 4.102	เวกเตอร์ <b>d</b>	166
รูปที่ 4.103	เวกเตอร์ <b>y</b>	167
รูปที่ 4.104	เวกเตอร์ <b>e</b>	167
รูปที่ 4.105	เวกเตอร์ <b>f</b>	168
รูปที่ 4.106	ตัวอย่างการเรียกใช้งานซอฟต์แวร์ภาษา PYTHON และการกำหนดพารามิเตอร์	169
รูปที่ 4.107	ผลลัพธ์การเข้ารหัส CRC สำหรับช่องสัญญาณ PBCH	170
รูปที่ 4.108	ผลลัพธ์การแทรกสลับ CRC สำหรับช่องสัญญาณ PBCH	171
รูปที่ 4.109	ผลลัพธ์การลำดับช่องสัญญาณย่อยสำหรับช่องสัญญาณ PBCH	171
รูปที่ 4.110	ผลลัพธ์การเข้ารหัสโพลาร์สำหรับช่องสัญญาณ PBCH	172
รูปที่ 4.111	ผลลัพธ์การแทรกสลับบล็อกย่อยสำหรับช่องสัญญาณ PBCH	172
รูปที่ 4.112	ผลลัพธ์การปรับอัตรารหัสสำหรับช่องสัญญาณ PBCH	173
รูปที่ 4.113	ผลลัพธ์การเข้ารหัส CRC สำหรับช่องสัญญาณ PDCCH	173
รูปที่ 4.114	ผลลัพธ์การสแคมบลิง CRC สำหรับช่องสัญญาณ PDCCH	174
รูปที่ 4.115	ผลลัพธ์การแทรกสลับ CRC สำหรับช่องสัญญาณ PDCCH	174
รูปที่ 4.116	ผลลัพธ์การลำดับช่องสัญญาณย่อยสำหรับช่องสัญญาณ PDCCH	174
รูปที่ 4.117	ผลลัพธ์การเข้ารหัสโพลาร์สำหรับช่องสัญญาณ PDCCH	175
รูปที่ 4.118	ผลลัพธ์การแทรกสลับบล็อกย่อยสำหรับช่องสัญญาณ PDCCH	175
รูปที่ 4.119	ผลลัพธ์การปรับอัตรารหัสสำหรับช่องสัญญาณ PDCCH	176
รูปที่ 4.120	ผลลัพธ์การแบ่งบล็อกย่อยสำหรับช่องสัญญาณ PUCCH	176
รูปที่ 4.121	ผลลัพธ์การเข้ารหัส CRC สำหรับช่องสัญญาณ PUCCH	177
รูปที่ 4.122	ผลลัพธ์การลำดับช่องสัญญาณย่อยสำหรับช่องสัญญาณ PUCCH	177
รูปที่ 4.123	ผลลัพธ์การคำนวณบิตพาริตีสำหรับช่องสัญญาณ PUCCH	178

		หน้า
รูปที่ 4.124	ผลลัพธ์การเข้ารหัสโพลาร์สำหรับช่องสัญญาณ PUCCH	178
รูปที่ 4.125	ผลลัพธ์การแทรกสลับบล็อกย่อยสำหรับช่องสัญญาณ PUCCH	179
รูปที่ 4.126	ผลลัพธ์การปรับอัตรารหัสสำหรับช่องสัญญาณ PUCCH	179
รูปที่ 4.127	ผลลัพธ์การแทรกสลับบิตรหัสสำหรับช่องสัญญาณ PUCCH	180
รูปที่ 4.128	ผลลัพธ์การต่อบล็อกรหัสสำหรับช่องสัญญาณ PUCCH	180
รูปที่ 4.129	สัญญาณบิตข้อมูลขาเข้า (บางส่วน)	182
รูปที่ 4.130	บิตข้อมูลขาเข้า (บางส่วน)	182
รูปที่ 4.131	สัญญาณบิตข้อมูลขาออก (บางส่วน)	182
รูปที่ 4.132	บิตข้อมูลขาออก (บางส่วน)	182
รูปที่ 4.133	สัญญาณ sInfoWithCRC (บางส่วน	182
รูปที่ 4.134	บิต sInfoWithCRC (บางส่วน)	183
รูปที่ 4.135	สัญญาณ sInterleavedInfoWithCRC (บางส่วน)	183
รูปที่ 4.136	บิต sInterleavedInfoWithCRC (บางส่วน)	183
รูปที่ 4.137	สัญญาณ sEncodingBits (บางส่วน)	183
รูปที่ 4.138	บิต sEncodingBits (บางส่วน)	184
รูปที่ 4.139	สัญญาณ sMotherCodeword (บางส่วน)	184
รูปที่ 4.140	บิต sMotherCodeword (บางส่วน)	184
รูปที่ 4.141	สัญญาณ sSubBlockIntlMotherCodeword (บางส่วน)	184
รูปที่ 4.142	บิต sSubBlockIntlMotherCodeword (บางส่วน)	185
รูปที่ 4.143	สัญญาณ sRateMatchedCodeword (บางส่วน)	185
รูปที่ 4.144	บิต sRateMatchedCodeword (บางส่วน)	185
รูปที่ 4.145	สัญญาณบิตข้อมูลขาเข้า (บางส่วน)	186
รูปที่ 4.146	บิตข้อมูลขาเข้า (บางส่วน)	186
รูปที่ 4.147	สัญญาณบิตข้อมูลขาออก (บางส่วน)	186
รูปที่ 4.148	บิตข้อมูลขาออก (บางส่วน)	187
รูปที่ 4.149	สัญญาณ sInfoWithCRC (บางส่วน)	187
รูปที่ 4.150	บิต sInfoWithCRC (บางส่วน)	187
รูปที่ 4.151	สัญญาณ sScambledInfoWithCRC (บางส่วน)	187
รูปที่ 4.152	บิต sScambledInfoWithCRC (บางส่วน)	188

		หน้า
รูปที่ 4.153	สัญญาณ sInterleavedInfoWithCRC (บางส่วน)	188
รูปที่ 4.154	บิต sInterleavedInfoWithCRC (บางส่วน)	188
รูปที่ 4.155	สัญญาณ sEncodingBits (บางส่วน)	188
รูปที่ 4.156	บิต sEncodingBits (บางส่วน)	189
รูปที่ 4.157	สัญญาณ sMotherCodeword (บางส่วน)	189
รูปที่ 4.158	บิต sMotherCodeword (บางส่วน)	189
รูปที่ 4.159	สัญญาณ sSubBlockIntlMotherCodeword (บางส่วน)	189
รูปที่ 4.160	บิต sSubBlockIntlMotherCodeword (บางส่วน)	190
รูปที่ 4.161	สัญญาณ sRateMatchedCodeword (บางส่วน)	190
รูปที่ 4.162	บิต sRateMatchedCodeword (บางส่วน)	190
รูปที่ 4.163	สัญญาณบิตข้อมูลขาเข้า (บางส่วน)	191
รูปที่ 4.164	บิตข้อมูลขาเข้า (บางส่วน)	191
รูปที่ 4.165	สัญญาณบิตข้อมูลขาออก (บางส่วน)	191
รูปที่ 4.166	บิตข้อมูลขาออก (บางส่วน)	192
รูปที่ 4.167	สัญญาณ sSegmentedBits บล็อกแรก (บางส่วน)	192
รูปที่ 4.168	สัญญาณ sSegmentedBits บล็อกท้าย (บางส่วน)	192
รูปที่ 4.169	บิต sSegmentedBits บล็อกแรก (บางส่วน)	192
รูปที่ 4.170	บิต sSegmentedBits บล็อกท้าย (บางส่วน)	193
รูปที่ 4.171	สัญญาณ sInfoWithCRC บล็อกแรก (บางส่วน)	193
รูปที่ 4.172	สัญญาณ sInfoWithCRC บล็อกท้าย (บางส่วน)	193
รูปที่ 4.173	บิต sInfoWithCRC บล็อกแรก (บางส่วน)	193
รูปที่ 4.174	บิต sInfoWithCRC บล็อกท้าย (บางส่วน)	194
รูปที่ 4.175	สัญญาณ sEncodingBits บล็อกแรก (บางส่วน)	194
รูปที่ 4.176	สัญญาณ sEncodingBits บล็อกท้าย (บางส่วน)	194
รูปที่ 4.177	บิต sEncodingBits บล็อกแรก (บางส่วน)	194
รูปที่ 4.178	บิต sEncodingBits บล็อกท้าย (บางส่วน)	195
รูปที่ 4.179	สัญญาณ sMotherCodeword บล็อกแรก (บางส่วน)	195
รูปที่ 4.180	สัญญาณ sMotherCodeword บล็อกท้าย (บางส่วน)	195
รูปที่ 4.181	บิต sMotherCodeword บล็อกแรก (บางส่วน)	195

		หน้า
รูปที่ 4.182	บิต sMotherCodeword บล็อกท้าย (บางส่วน)	196
รูปที่ 4.183	สัญญาณ sSubBlockIntlMotherCodeword บล็อกแรก (บางส่วน)	196
รูปที่ 4.184	สัญญาณ sSubBlockIntlMotherCodeword บล็อกท้าย (บางส่วน)	196
รูปที่ 4.185	บิต sSubBlockIntlMotherCodeword บล็อกแรก (บางส่วน)	196
รูปที่ 4.186	บิต sSubBlockIntlMotherCodeword บล็อกท้าย (บางส่วน)	197
รูปที่ 4.187	สัญญาณ sRateMatchedCodeword บล็อกแรก (บางส่วน)	197
รูปที่ 4.188	สัญญาณ sRateMatchedCodeword บล็อกท้าย (บางส่วน)	197
รูปที่ 4.189	บิต sRateMatchedCodeword บล็อกแรก (บางส่วน)	197
รูปที่ 4.190	บิต sRateMatchedCodeword บล็อกท้าย (บางส่วน)	198
รูปที่ 4.191	สัญญาณ sCodedBitInterleavedCodeword บล็อกแรก (บางส่วน)	198
รูปที่ 4.192	สัญญาณ sCodedBitInterleavedCodeword บล็อกท้าย (บางส่วน)	198
รูปที่ 4.193	บิต sCodedBitInterleavedCodeword บล็อกแรก (บางส่วน)	198
รูปที่ 4.194	บิต sCodedBitInterleavedCodeword บล็อกท้าย (บางส่วน)	199
รูปที่ 4.195	สัญญาณ sConcatenatedCodeword (บางส่วน)	199
รูปที่ 4.196	บิต sConcatenatedCodeword (บางส่วน)	199
รูปที่ 4.197	สัญญาณบิตข้อมูลขาเข้า (บางส่วน)	200
รูปที่ 4.198	บิตข้อมูลขาเข้า (บางส่วน)	200
รูปที่ 4.199	สัญญาณบิตข้อมูลขาออก (บางส่วน)	200
รูปที่ 4.200	บิตข้อมูลขาออก (บางส่วน)	201
รูปที่ 4.201	สัญญาณ sInfoWithCRC (บางส่วน)	201
รูปที่ 4.202	บิต sInfoWithCRC (บางส่วน)	201
รูปที่ 4.203	สัญญาณ sEncodingWOParityBits (บางส่วน)	201
รูปที่ 4.204	บิต sEncodingWOParityBits (บางส่วน)	202
รูปที่ 4.205	สัญญาณ sEncodingBits (บางส่วน)	202
รูปที่ 4.206	บิต sEncodingBits (บางส่วน)	202
รูปที่ 4.207	สัญญาณ sMotherCodeword (บางส่วน)	202
รูปที่ 4.208	บิต sMotherCodeword (บางส่วน)	203
รูปที่ 4.209	สัญญาณ sSubBlockIntlCodeword (บางส่วน)	203
รูปที่ 4.210	บิต sSubBlockIntlCodeword (บางส่วน)	203

		หน้า
รูปที่ 4.211	สัญญาณ sRateMatchedCodeword (บางส่วน)	203
รูปที่ 4.212	บิต sRateMatchedCodeword (บางส่วน)	204
รูปที่ 4.213	สัญญาณ sCodedBitInterleaveCodeword (บางส่วน)	204
รูปที่ 4.214	บิต sCodedBitInterleaveCodeword (บางส่วน)	204
รูปที่ 4.215	หน้าแรกของส่วนต่อประสานกราฟิกกับผู้ใช้	205
รูปที่ 4.216	การเลือกชนิดของตัวเข้ารหัสกรณีรหัสช่องสัญญาณชนิด LDPC Codes	206
รูปที่ 4.217	หน้าต่างแสดงรายการพารามิเตอร์กรณีเข้ารหัสช่องสัญญาณ	
	โดยใช้ 5G LDPC Encoder – Downlink/Uplink	207
รูปที่ 4.218	การเลือกวิธีการเข้ารหัส	208
รูปที่ 4.219	ผลลัพธ์การเข้ารหัสช่องสัญญาณโดยใช้	
	5G – LDPC Encoder Downlink/Uplink	208
รูปที่ 4.220	หน้าแรกของส่วนต่อประสานกราฟิกกับผู้ใช้	209
รูปที่ 4.221	การเลือกชนิดของตัวเข้ารหัสกรณีรหัสช่องสัญญาณชนิด Polar Codes	209
รูปที่ 4.222	หน้าต่างแสดงรายการพารามิเตอร์กรณีการเข้ารหัสช่องสัญญาณโดยใช้	
	5G Polar Encoder – Downlink	209
รูปที่ 4.223	หน้าต่างแสดงรายการพารามิเตอร์กรณีการเข้ารหัสช่องสัญญาณโดยใช้	
	5G Polar Encoder – Uplink	211
รูปที่ 4.224	หน้าต่างแสดงรายการพารามิเตอร์กรณีการเข้ารหัสช่องสัญญาณโดยใช้	
	5G Polar Encoder – Broadcast	212
รูปที่ 4.225	การเลือกวิธีการเข้ารหัส	213
รูปที่ 4.226	ผลลัพธ์การเข้ารหัสช่องสัญญาณโดยใช้ 5G Polar Encoder – Downlink	213
รูปที่ 4.227	ผลลัพธ์การเข้ารหัสช่องสัญญาณโดยใช้ 5G Polar Encoder – Uplink	214
รูปที่ 4.228	ผลลัพธ์การเข้ารหัสช่องสัญญาณโดยใช้ 5G Polar Encoder – Broadcast	214
รูปที่ 4.229	หน้าแรกของส่วนต่อประสานกราฟิกกับผู้ใช้	215
รูปที่ 4.230	ผู้ใช้งานเลือกวิธีการเข้ารหัส "5G LDPC Encoder - Downlink/Uplink"	
	และเลือกตัวเข้ารหัส "FPGA"	216
รูปที่ 4.231	ผู้ใช้งานกรอกค่าพารามิเตอร์และอินพุตในส่วนการรับค่าพารามิเตอร์และอินพุต	
	สำหรับรหัส LDPC	216
รูปที่ 4.232	การกดปุ่ม "Key1" เพื่อล้างค่าที่ค้างในวงจรเข้ารหัส FPGA	217
รูปที่ 4.233	การกดปุ่ม "RUN" เพื่อส่งข้อมูลจากคอมพิวเตอร์ไปยังวงจรเข้ารหัส FPGA	217

รูปที่ 4.234	หลอด LED 8 ดวงทางขวาติด เพื่อบ่งบอกถึงการเข้ารหัสในวงจรเข้ารหัส	
al	FPGA เสร็จสิน	218
รูปที่ 4.235 ส่	การกดปุ่ม "Key0" เพื่อส่งผลลัพธ์จากวงจรเข้ารหัส FPGA ไปยังคอมพิวเตอร์	218
รูปที่ 4.236	ส่วนต่อประสานกราฟิกกับผู้ใช้แสดงผลลัพธ์ของแต่ละกระบวนการเข้ารหัส LDPC	219
รูปที่ 4.237 เ	หน้าแรกของส่วนต่อประสานกราฟิกกับผู้ใช้	220
รูปที่ 4.238	ผู้ใช้งานเลือกวิธีการเข้ารหัส "5G Polar Encoder - Broadcast"	
	และเลือกตัวเข้ารหัส "FPGA"	221
รูปที่ 4.239	ผู้ใช้งานเลือกวิธีการเข้ารหัส "5G Polar Encoder - Downlink"	
	และเลือกตัวเข้ารหัส "FPGA"	221
รูปที่ 4.240	ผู้ใช้งานเลือกวิธีการเข้ารหัส "5G Polar Encoder - Uplink"	
	และเลือกตัวเข้ารหัส "FPGA"	222
รูปที่ 4.241	ผู้ใช้งานกรอกค่าพารามิเตอร์และอินพุตในส่วนการรับค่าพารามิเตอร์ และอินพุต	
	สำหรับรหัส Polar ช่องสัญญาณ Broadcast	222
รูปที่ 4.242	ผู้ใช้งานกรอกค่าพารามิเตอร์และอินพุตในส่วนการรับค่าพารามิเตอร์และอินพุต	
	สำหรับรหัส Polar ช่องสัญญาณ Downlink	223
รูปที่ 4.243	ผู้ใช้งานกรอกค่าพารามิเตอร์และอินพุตในส่วนการรับค่าพารามิเตอร์และอินพุต	
	สำหรับรหัส Polar ช่องสัญญาณ Uplink	223
รูปที่ 4.244	การกดปุ่ม "Key1" เพื่อล้างค่าที่ค้างในวงจรเข้ารหัส FPGA	224
รูปที่ 4.245	การกดปุ่ม "RUN" เพื่อส่งข้อมูลจากคอมพิวเตอร์ไปยังวงจรเข้ารหัส FPGA	
	สำหรับรหัส Polar ช่องสัญญาณ Broadcast	224
รูปที่ 4.246	การกดปุ่ม "RUN" เพื่อส่งข้อมูลจากคอมพิวเตอร์ไปยังวงจรเข้ารหัส FPGA	
	สำหรับรหัส Polar ช่องสัญญาณ Downlink	225
รูปที่ 4.247	การกดปุ่ม "RUN" เพื่อส่งข้อมูลจากคอมพิวเตอร์ไปยังวงจรเข้ารหัส FPGA	
	สำหรับรหัส Polar ช่องสัญญาณ Uplink	225
รูปที่ 4.248	หลอด LED 8 ดวงทางขวาติด เพื่อบ่งบอกถึงการเข้ารหัสในวงจรเข้ารหัส	
	FPGA เสร็จสิ้น	226
รูปที่ 4.249	การกดปุ่ม "Key0" เพื่อส่งผลลัพธ์จากวงจรเข้ารหัส FPGA ไปยังคอมพิวเตอร์	226
รูปที่ 4.250	ส่วนต่อประสานกราฟิกกับผู้ใช้แสดงผลลัพธ์ของแต่ละกระบวนการเข้ารหัส	
	Polar ช่องสัญญาณ Broadcast	227
รูปที่ 4.251	ส่วนต่อประสานกราฟิกกับผู้ใช้แสดงผลลัพธ์ของแต่ละกระบวนการเข้ารหัส	
	Polar ช่องสัญญาณ Downlink	228
รูปที่ 4.252	ส่วนต่อประสานกราฟิกกับผู้ใช้แสดงผลลัพธ์ของแต่ละกระบวนการเข้ารหัส	
	Polar ช่องสัญญาณ Uplink	228

บทที่ 1 บทนำ

#### 1.1 ที่มา และความสำคัญของโครงการ

การสื่อสารไรสายจัดเปนองค์ประกอบสำคัญของอุปกรณ์ไอทีในปัจจุบัน สังเกตไดจากอุปกรณ์ไอ ที่ต่าง ๆ เช่น โทรศัพท์มือถือ โน๊ตบุ๊ค หรืออุปกรณ์ IoT ต่าง ๆ จะมีส่วนประกอบหนึ่งก็คือการสื่อสาร ไร้สายเสมอ การสื่อสารไร้สายที่สำคัญของมนุษย์ก็คือการสื่อสารผ่านโครงข่ายโทรศัพท์มือถือ โดยจะ พบว่าพฤติกรรมของมนุษยเปลี่ยนแปลงไปจากอดีตเมื่อเทคโนโลยีสื่อสารไรสายยุค ๔G ถูกนำมาใช้ อย่างกวางขวาง เทคโนโลยีสื่อสารไรสายในยุค 5G นั้นถือเปนวิวัฒนาการครั้งสำคัญของระบบสื่อสาร ์โทรคมนาคมของโลก เนื่องจากการสื่อสารจะไม่จำกัดอยู่แต่เพียงโทรศัพท์มือถือเท่านั้น แต่จะขยาย ขอบเขตไปยังอุปกรณ์ต่าง ๆ จำพวกอุปกรณ์อินเทอรเน็ตของสรรพสิ่ง (Internet of Things, IoT) ซึ่ง การสื่อสารระหว่างอุปกรณ์ในยุค 5G จะเปนแรงผลักดันไปสูรูปแบบหรือมิติใหมของมนุษยในการ ดำรงชีวิต การทำงาน และความสัมพันธระหวางกันและกัน รูปแบบการใช้งานหรือ use case ที่จะ เกิดขึ้น เช่น การรับชมวิดีโอสตรีมมิงความคมชัดสูง การใชงานยานพาหนะไรคนขับ การเชื่อมต่อ ้อุปกรณ์ IoT หลายพันล่านตัวเขากับโครงสรางพื้นฐานคลาวด์นำไปสุการใหบริการรูปแบบใหม ๆ ที่ ชาญฉลาดและมีประสิทธิภาพ สามารถตอบสนองกับวิถีชีวิตในยุคของการเปลี่ยนแปลงจากเทคโนโลยี ดิจิทัล หนึ่งในเทคโนโลยีที่สำคัญของการสื่อสารไร้สายยุค 3G 4G และ 5G คือ เทคโนโลยีการเข้ารหัส ช่องสัญญาณที่ทำให้การสื่อสารระหว่างอุปกรณ์ปราศจากความผิดพลาด เทคโนโลยีการเข้ารหัส ช่องสัญญาณมีหน้าที่ปกป้องบิตข้อมูลจากสัญญาณรบกวนต่าง ๆ ในระบบสื่อสาร ในมาตรฐาน 5G ้นั้นได้มีการเปลี่ยนแปลงเทคโนโลยีการเข้ารหัสช่องสัญญาณครั้งใหญ่เนื่องจากข้อกำหนดของ ITU ดังนั้น จึงเป็นที่มาของโครงการที่นำเสนอนี้ ซึ่งมีเป้าหมายคือ

1) มิติด้านการศึกษาวิศวกรรมโทรคมนาคม

ทีมวิจัยนี้ได้เล็งเห็นปัญหาสำคัญของระบบการศึกษาทั่วโลก ที่เทคโนโลยีการสื่อสารปัจจุบันมี ความซับซ้อนมากกว่าเนื้อหาในวิชาเรียน ปัญหาดังกล่าวเกิดจากอุปกรณ์การสอนสมัยใหม่ที่มีราคา แพงและต้องนำเข้าจากต่างประเทศ อีกทั้ง ผู้ผลิตอุปกรณ์การสอนมักจะเน้นพัฒนาอุปกรณ์การสอน สำหรับวิชาพื้นฐานทางวิศวกรรมโทรคมนาคม ทำให้ขาดอุปกรณ์การสอนที่สอดคล้องกับระบบการ สื่อสารปัจจุบัน ดังนั้น ทีมวิจัยจึงต้องการพัฒนาอุปกรณ์ที่สามารถสนับสนุนการเรียนรู้ของนักศึกษา สาขาวิชาวิศวกรรมโทรคมนาคมหรือสาขาอื่น ๆ ที่เกี่ยวข้อง โดยทีมวิจัยได้เลือกเทคโนโลยีการ เข้ารหัสช่องสัญญาณในมาตรฐาน 5G ซึ่งมีการเปลี่ยนแปลงจากมาตรฐาน 3G และ 4G ไปมาก จึงเกิด เป็นข้อเสนอโครงการที่ต้องการพัฒนาอุปกรณ์เข้ารหัสช่องสัญญาณที่นักศึกษาสามารถเรียนรู้ผลลัพธ์ แต่ละขั้นตอนของการเข้ารหัสช่องสัญญาณตามมาตรฐาน 5G ได้โดยง่าย

2) มิติของการพัฒนาอุปกรณ์โทรคมนาคมต้นแบบ

หนึ่งในปัญหาสำคัญของอุตสาหกรรมโทรคมนาคมในประเทศไทย คือ ศักยภาพของการพัฒนา อุปกรณ์โทรคมนาคมที่มีความซับซ้อนสูง ทีมวิจัยเล็งเห็นว่าการพัฒนาอุปกรณ์โทรคมนาคมในระดับ การสร้างและขายอุปกรณ์โทรคมนาคม จำเป็นต้องแข็งขันกับประเทศต่าง ๆ ที่มีความพร้อมในด้าน แรงงานและงบประมาณที่สูง ดังนั้น การพัฒนาอุปกรณ์โทรคมนาคมในระดับขาย IP หรือทรัพย์สิน ทางปัญญาที่ด้านการออกแบบโครงการสร้างภายในมีความเป็นไปได้ในการแข่งขันกับประเทศต่าง ๆ มากกว่า ทีมวิจัยจึงต้องการพัฒนาโครงสร้างการเข้ารหัสช่องสัญญาณตามมาตรฐาน 5G เพื่อให้เป็น อุปกรณ์ต้นแบบในการนำไปสู่การพัฒนาโครงสร้างที่มีประสิทธิภาพสูงสำหรับการใช้งานเชิงพาณิชย์

#### 1.2 วัตถุประสงค์

- 1) เพื่อพัฒนาอุปกรณ์สื่อการสอนของการเข้ารหัสช่องสัญญาณตามมาตรฐาน 5G
- 2) เพื่อพัฒนาอุปกรณ์ต้นแบบของการเข้ารหัสช่องสัญญาณตามมาตรฐาน 5G

#### 1.3 ขอบเขตของโครงการ

โครงการสามารถแบ่งออกเป็น 4 ส่วนหลัก ได้แก่ 1) ชุดซอฟต์แวร์การเข้ารหัสช่องสัญญาณ มาตรฐาน 5G 2) ชุดอุปกรณ์การเข้ารหัสช่องสัญญาณมาตรฐาน 5G 3) ชุดการเรียนรู้การเข้ารหัส ช่องสัญญาณมาตรฐาน 5G และ 4) เว็บไซต์เผยแพร่ความรู้และชุดซอฟต์แวร์และอุปกรณ์เข้ารหัส ช่องสัญญาณมาตรฐาน 5G รายละเอียดสามารถอธิบายโดยสังเขป ดังนี้

1) การพัฒนาชุดซอฟต์แวร์การเข้ารหัสช่องสัญญาณมาตรฐาน 5G

ในส่วนแรกนี้ ทีมวิจัยเลือกใช้ภาษา MATLAB และ Python ในการพัฒนาชุดซอฟต์แวร์สำหรับ เข้ารหัสช่องสัญญาณมาตรฐาน 5G ซึ่งประกอบด้วย 4 ส่วน ได้แก่

- 5G LDPC Encoder สำหรับช่องสัญญาณ Downlink และ Uplink
- 5G Polar Encoder สำหรับช่องสัญญาณ Downlink
- 5G Polar Encoder สำหรับช่องสัญญาณ Uplink
- 5G Polar Encoder สำหรับช่องสัญญาณ Broadcast

ซึ่งเป็นไปตามมาตรฐานของ 3GPP ที่กำหนดใช้ในระบบสื่อสารไร้สายยุค 5G โดยการพัฒนาชุด ซอฟต์แวร์ 5G LDPC Encoder สำหรับช่องสัญญาณ Downlink และ Uplink จะประกอบไปด้วย การทำงานทั้งหมด 7 ส่วน ซึ่งแสดงในรูปที่ 1 ได้แก่ การเข้ารหัส CRC การแบ่งข้อมูลเป็นบล็อกย่อย การเข้ารหัส CRC ให้บล็อกข้อมูลย่อย การเข้ารหัส LDPC ให้บล็อกข้อมูลย่อย การปรับอัตรารหัสโดย การเลือกบิตที่จะส่ง การแทรกสลับบิตข้อมูลของบล็อกข้อมูลย่อย และการนำบล็อกข้อมูลย่อยมาต่อ เรียงและส่งออก การพัฒนาชุดซอฟต์แวร์ 5G Polar Encoder สำหรับช่องสัญญาณ Downlink Uplink และ Broadcast จะประกอบไปด้วยการทำงานทั้งหมด 11 ส่วน ซึ่งแสดงในรูปที่ 1.1 ได้แก่ การแบ่งย่อยบล็อกรหัส การเข้ารหัส CRC การสแครมบลิง CRC การแทรกสลับ CRC การลำดับ ช่องสัญญาณย่อย การคำนวณบิตพาริตี การเข้ารหัส Polar การแทรกสลับบล็อกย่อย การปรับอัตรา รหัส การแทรกสลับบิตรหัส และการต่อบล็อกรหัส



รูปที่ 1.1 ตัวอย่างการพัฒนาชุดซอฟต์แวร์การเข้ารหัสช่องสัญญาณมาตรฐานโดยใช้ภาษา MATLAB และ Python

2) การพัฒนาชุดอุปกรณ์การเข้ารหัสช่องสัญญาณมาตรฐาน 5G

ในส่วนที่สอง ทีมวิจัยจะพัฒนาชุดอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G บนอุปกรณ์ FPGA โดยใช้ภาษา VHSIC Hardware Description Language (VHDL) ซึ่งประกอบไปด้วยวงจรต่อไปนี้

- 5G LDPC Encoder สำหรับช่องสัญญาณ Downlink และ Uplink
- 5G Polar Encoder สำหรับช่องสัญญาณ Downlink
- 5G Polar Encoder สำหรับช่องสัญญาณ Uplink
- 5G Polar Encoder สำหรับช่องสัญญาณ Broadcast

โดยการพัฒนาวงจรในข้างต้น จะมีขั้นตอนที่สอดคล้องกับชุดซอฟต์แวร์การเข้ารหัสช่องสัญญาณ มาตรฐาน 5G ทีมวิจัยเลือกใช้บอร์ด FPGA รุ่น Altera DE2-115 แสดงในรูปที่ 1.2 ซึ่งประกอบไป ด้วยอินเตอร์เฟสที่รองรับการเชื่อมต่อที่หลากหลาย บอร์ด DE2-115 มีชิพ Cyclone EP4CE115 ที่ ประกอบไปด้วย 114,480 ลอจิก อีกทั้งบนบอร์ด DE2-115 ยังประกอบไปด้วยหน่วยความจำ สวิตช์ จอแสดงผล LCD ซึ่งเหมาะสมในการนำไปใช้ประกอบการเรียนการสอนของวิศวกรรมโทรคมนาคม



รูปที่ 1.2 บอร์ด FPGA รุ่น Altera DE2-115

การพัฒนาชุดการเรียนรู้การเข้ารหัสช่องสัญญาณมาตรฐาน 5G

ทีมวิจัยทีมวิจัยเลือกใช้ภาษา Python เพื่อสร้างส่วนต่อประสานกับผู้ใช้ (Graphic User Interface: GUI) ในการแสดงผลลัพธ์การเข้ารหัสช่องสัญญาณจากชุดซอฟต์แวร์การเข้ารหัส ช่องสัญญาณมาตรฐาน 5G ในหัวข้อที่ 1 รวมถึงผลลัพธ์การเข้ารหัสช่องสัญญาณจากชุดอุปกรณ์การ เข้ารหัสช่องสัญญาณมาตรฐาน 5G ในหัวข้อที่ 2 ดังนี้

ส่วนประสานผู้ใช้ (GUI) ที่รับผลลัพธ์จากชุดซอฟต์แวร์

ทีมวิจัยออกแบบหน้าต่าง GUI เพื่อแสดงผลลัพธ์การเข้ารหัสช่องสัญญาณจากชุดซอฟต์แวร์การ เข้ารหัสช่องสัญญาณมาตรฐาน 5G ที่พัฒนาด้วยภาษา Python โดยหน้าต่าง GUI ถูกออกแบบให้ผู้ใช้ สามารถใช้ได้อย่างง่ายดาย ผู้ใช้สามารถเลือกรูปแบบการเข้ารหัสที่ต้องการในหัวข้อ 5G Channel Encoder และป้อนค่าพารามิเตอร์ที่จำเป็นในหัวข้อ Configuration parameters

กรณีผู้ใช้งานเลือกการเข้ารหัสแบบ 5G LDPC Encoder – Downlink/Uplink ดังแสดงในรูปที่ 1.3 ข้อมูลอินพุตที่กรอกลงไปจะถูกนำไปเข้าสู่กระบวนการทำงานของโมดูลต่าง ๆ เช่น โมดูล CRC Encoding โมดูล Code Block Segmentation โมดูล Code Block CRC Encoding โมดูล LDPC Encoding โมดูล Rate Matching โมดูล Bit Interleaving และโมดูล Code Block Concatenation ผลลัพธ์ที่ได้จากแต่ละโมดูลจะแสดงผลแก่ผู้ใช้ในรูปแบบบล็อกไดอะแกรมบนหน้าต่าง GUI ในหัวข้อ Block Diagram of 5G Channel Encoder

กรณีผู้ใช้งานเลือกการเข้ารหัส 5G Polar Encoder ในรูปแบบ Downlink ดังแสดงในรูปที่ 1.4 โดยโปรแกรมจะเรียกใช้งานฟังก์ชัน 5G Polar Encoder ซึ่งประกอบไปด้วยโมดูล CRC Encoding โมดูล CRC Scrambling โมดูล CRC Interleaving โมดูล Polar Sequencing โมดูล Polar Encoding โมดูล Sub Block Interleaving และโมดูล Rate Matching

กรณีผู้ใช้งานเลือกการเข้ารหัส 5G Polar Encoder ในรูปแบบ Uplink ดังแสดงในรูปที่ 1.5 โดย โปรแกรมจะเรียกใช้งานฟังก์ชัน 5G Polar Encoder ในรูปแบบ Uplink ซึ่งประกอบไปด้วยการใช้ งานโมดูลต่าง ๆ ที่เพิ่มขึ้นมาจากการใช้งานในรูปแบบ Downlink เช่น โมดูล Code Block Segmentation โมดูล Parity-Check โมดูล Code bit interleaving และโมดูล Code Block Concatenation โดยผลลัพธ์ของแต่ละโมดูลยังคงแสดงในรูปแบบบล็อกไดอะแกรมบนหน้าต่าง GUI

กรณีผู้ใช้งานเลือกการเข้ารหัส 5G Polar Encoder ในรูปแบบ Broadcast ดังแสดงในรูปที่ 1.6 โดยโปแกรมจะเรียกใช้งานฟังก์ชัน 5G Polar Encoder ในรูปแบบ Broadcast ซึ่งเมื่อผู้ใช้งานกด เลือกใช้งานในส่วนนี้ โปรแกรมจะเรียกใช้งานฟังก์ชัน 5G Polar Encoder ซึ่งประกอบไปด้วยโมดูล คล้ายกับการเข้ารหัสในรูปแบบ Downlink เช่น โมดูล CRC Encoding โมดูล CRC Interleaving โมดูล Polar Sequencing โมดูล Polar Encoding โมดูล Sub Block Interleaving และโมดูล Rate Matching

#### <u>ส่วนประสานผู้ใช้ (GUI) ที่รับผลลัพธ์จากชุดอุปกรณ์ FPGA</u>

ทีมวิจัยได้พัฒนาส่วนต่อประสานกับผู้ใช้ (GUI) เพื่อแสดงผลลัพธ์การเข้ารหัสจากอุปกรณ์ FPGA ทีมวิจัยได้ออกแบบหน้าต่าง GUI ให้คล้ายคลึงกับการแสดงผลจากชุดซอฟต์แวร์ Python ในกรณีที่ ผู้ใช้เลือกการเข้ารหัสแบบ 5G LDPC Encoder – Downlink/Uplink แสดงดังรูปที่ 1.7 บอร์ด FPGA จะใช้โมดูล 5G LDPC Encoder ที่เขียนด้วยภาษา VDHL ในการเข้ารหัสข้อมูลที่กำหนด หลังจาก เข้ารหัสเสร็จสิ้น บอร์ด FPGA จะส่งผลลัพธ์ที่เกิดขึ้นในแต่ละขั้นตอนของกระบวนเข้ารหัสผ่าน Serial Port กลับไปยังคอมพิวเตอร์ และแสดงผลลัพธ์แก่ผู้ใช้งานบน GUI ในทำนองเดียวกัน ผู้ใช้งาน สามารถเลือกการเข้ารหัสแบบ 5G Polar Encoder เพื่อทดสอบผลลัพธ์การเข้ารหัส Polar ในรูปแบบ Downlink Uplink และส่วน Broadcast ดังแสดงดังแสดงในรูปที่ 1.8 1.9 และ 1.10 ตามลำดับ



รูปที่ 1.3 ส่วนต่อประสานกับผู้ใช้ GUI รับข้อมูลจากชุดซอฟต์แวร์ Python

(ส่วน 5G LDPC Encoder - Downlink/Uplink)

<u>GUI (Python)</u>	Software (Python)
โครงการพัฒนาอุปกรณ์เข้ารหัสข่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอนและการต่อยอดเชิงพาณิชย์	5G Polar Encoder
www.channelcoding.com	1. โมดล CRC Encoding
ได้รับทุ้นอุดหนุ่มจาก กองทุ่นวัจยและพุฒนากิจการกระจายเสียง กัจการไทรทศน และกิจการไทรคมนาคม เพื่อประโยชน์สาธารณะ (สำนักงาน กลุพช.)	2. โมดล CRC Scrambling
5G Channel Encoder     Configuration Parameters       SG Polar Encoder - Downlink     Codeword Length       PFGA     Software       Input     Input	<ol> <li>โมดูล CRC Interleaving</li> <li>โมดูล Polar Sequencing</li> <li>โมดูล Polar Encoding</li> <li>โมดูล Sub-Block Interleaving</li> <li>โมดูล Rate Matching</li> </ol>
Block Diagram of 5G Channel Encoder	
Input CRC CRC Scrambling Interleaving	python
Rate Matching     Sub-Block Interleaving     Polar Encoding     Polar Sequencing	

รูปที่ 1.4 ส่วนต่อประสานกับผู้ใช้ GUI รับข้อมูลจากชุดซอฟต์แวร์ Python

(ส่วน 5G Polar Encoder – Downlink)



รูปที่ 1.5 ส่วนต่อประสานกับผู้ใช้ GUI รับข้อมูลจากชุดซอฟต์แวร์ Python

(ส่วน 5G Polar Encoder – Uplink)

GUI (F	Python)	Software (Python)
โครงการพัฒนาอุปกรณ์เข้ารหัสช่องสัญญ สำหรับสื่อการสอนและการต่อยอดเชิงพาย่ www.channelcoding.com ได้วับรุนอุตหนูนจาก กองหุนวิจัยและพัฒนากิจการกระห เพื่อประโยรน์สาธารณะ (สำนักราน กองช.)	<b>ณมาตรฐาน 5G</b> มิชย์ 👷 ณิณ. กาปส.	5G Polar Encoder 1. โมดูล CRC Encoding 2. โมดูล CRC Interleaving
5G Channel Encoder 5G Polar Encoder - Broadcast FPGA Software RUN Plack Discome of	Configuration Parameters Codeword Length RNTI Input Codeword length is only 864 bits. Number of input bit is only 32 bits. Cohannel Executed	3. ໂມຄູຄ Polar Sequencing 4. ໂມຄູຄ Polar Encoding 5. ໂມຄູຄ Sub-Block Interleavin 6. ໂມຄູຄ Rate Matching
Input Elock Diagram of CRC Encoding	CRC Polar Interleaving Sequencing	python

รูปที่ 1.6 ส่วนต่อประสานกับผู้ใช้ GUI รับข้อมูลจากชุดซอฟต์แวร์ Python

(ส่วน 5G Polar Encoder – Broadcast)

Computer (Python)	FPGA Board
Serial Port	
โครงการพัฒนาอุปกรณ์เข้ารหัสข่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอนและการต่อยอดเชิงพาณิชย์ www.channelcoding.com ได้รับทุนอุดหนุนจาก กองทุนวิจัยและพัฒนากิจการกระจายเสียง กิจการโทรทัศน์ และกิจการโทรคมนาคม เพื่อประโยชน์สาธารณะ (สำนักงาน กลทช.)	and a second second
5G Channel Encoder Configuration Parameters	
5G LDPC Encoder - Downlink/Uplink     G     Rate	5G LDPC Encoder
Block Diagram of 5G Channel Encoder	(VHDL)
Input CRC Code Block Code Block Segmentation CRC Encoding	
Code Block Bit Rate LDPC Concatenation Interleaving Matching Encoding	

รูปที่ 1.7 ส่วนต่อประสานกับผู้ใช้ GUI ที่รับข้อมูลจากชุดอุปกรณ์ FPGA

(ส่วน 5G LDPC Encoder – Downlink/Uplink)



รูปที่ 1.8 ส่วนต่อประสานกับผู้ใช้ GUI ที่รับข้อมูลจากชุดอุปกรณ์ FPGA

(ส่วน 5G Polar Encoder – Downlink)



รูปที่ 1.9 ส่วนต่อประสานกับผู้ใช้ GUI ที่รับข้อมูลจากชุดอุปกรณ์ FPGA

(ส่วน 5G Polar Encoder – Uplink)



รูปที่ 1.10 ส่วนต่อประสานกับผู้ใช้ GUI ที่รับข้อมูลจากชุดอุปกรณ์ FPGA (ส่วน 5G Polar Encoder – Broadcast)

การพัฒนาเว็บไซต์เผยแพร่ความรู้การเข้ารหัสช่องสัญญาณมาตรฐาน 5G

ทีมวิจัยได้พัฒนาเว็บไซต์ www.channelcoding.com ดังรูปที่ 11 เพื่อนำเสนอการใช้งาน "รหัสช่องสัญญาณ" ในมาตรฐานการสื่อสารต่าง ๆ เช่น มาตรฐาน 5G (3GPP NR) และ Wi-Fi (IEEE 802.11) รวมถึงการเผยแพร่ความรู้และชุดซอฟต์แวร์และอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G



รูปที่ 1.11 เว็บไซต์ www.channelcoding.com

#### 1.4 ประโยชน์ที่คาดว่าจะได้รับ

- มหาวิทยาลัยที่จัดการเรียนการสอนด้านวิศวกรรมโทรคมนาคม ได้รับอุปกรณ์และซอฟต์แวร์ การเข้ารหัสช่องสัญญาณที่ทันสมัยและตรงตามมาตรฐาน 3GPP release 15 หรือ 5G new radio
- ผู้ประกอบการด้านอุปกรณ์การสอน ได้เห็นแนวทางการพัฒนาอุปกรณ์การสอนที่สอดคล้อง กับความต้องการของมหาวิทยาลัย
- ผู้ประกอบการด้านอุปกรณ์โทรคมนาคมได้อุปกรณ์เข้ารหัสช่องสัญญาณต้นแบบที่นำไปสู่การ พัฒนาโครงสร้างแบบใหม่ๆ เพื่อใช้ในจด IP หรือทรัพย์สินทางปัญญา

#### บทที่ 2 ทฤษฎี และงานวิจัยที่เกี่ยวข้อง

#### 2.1 พื้นฐานรหัสช่องสัญญาณ

รหัสช่องสัญญาณเป็นองค์ประกอบสำคัญในระบบสื่อสารดิจิทัลที่ขาดไม่ได้ เนื่องจากรหัส ช่องสัญญาณทำให้การรับส่งข้อมูลดิจิทัลปราศจากความผิดพลาด เทคโนโลยีเครือข่าย โทรศัพท์เคลื่อนที่ยุคที่ 4 หรือ 4G ได้ประยุกต์ใช้รหัสช่องสัญญาณที่เรียกว่า turbo codes ใน data channel และ tail-biting convolutional codes (TBCC) ใน control channel [1] รหัส ้ช่องสัญญาณ turbo codes เป็นรหัสช่องสัญญาณที่มีความน่าสนใจอย่างยิ่ง เนื่องจากเป็นรหัส ช่องสัญญาณชนิดแรกที่มีสรรมถนะเข้าใกล้ทฤษฎีความจุช่องสัญญาณ ซึ่งเป็นเหตุผลสำคัญที่ทำให้ turbo code ถูกประยุกต์ใช้ในมาตรฐาน 3G และ 4G (รหัสช่องสัญญาณ turbo codes ถูกคิดค้น โดย Claude Berrou Alain Glavieux และ รศ.ดร.ปัญญา จูิติมัชฌิมา [3] ในปี ค.ศ. 1993) จากการ ้ค้นพบ turbo codes ทำให้นักวิจัยทั่วโลกทำการศึกษารหัสช่องสัญญาณอื่น ๆ ที่มีสมรรถนะที่ ใกล้เคียงหรือดีกว่า turbo codes จนกระทั่งค้นพบว่ารหัสช่องสัญญาณ low-density parity-check codes (LDPC codes) มีสมรรถนะเข้าใกล้ทฤษฎีความจุช่องสัญญาณเช่นเดียวกับ turbo codes ้ (รหัสช่องสัญญาณ LDPC codes ถูกคิดค้นโดย Robert Gallager [4] ตั้งแต่ปี ค.ศ. 1962 แต่ในช่วง เวลาดังกล่าวประสิทธิภาพของระบบคอมพิวเตอร์ยังไม่ดีเพียงพอสำหรับการจำลองหาสมรรถนะการ แก้ไขบิตผิดของ LDPC codes) แม้ว่า LDPC codes จะมีสรรมถนะเข้าใกล้ทฤษฎีความจุช่องสัญญาณ เช่นเดียวกับ turbo codes แต่การพัฒนาวงจรเข้ารหัสและถอดรหัสของ LDPC codes ให้มีความ ซับซ้อนที่เหมาะสมกับการประยุกต์ใช้งานยังเป็นโจทย์สำคัญที่ต้องได้รับการพัฒนาในช่วงเวลา ดังกล่าว ปัจจุบัน รหัสช่องสัญญาณ LDPC codes ได้รับการพัฒนาให้วงจรเข้ารหัสและถอดรหัสมี ้ความซับซ้อนต่ำ ทำให้ LDPC codes ถูกนำมาใช้งานในระบบสื่อสารมาตรฐานต่าง ๆ เช่น ระบบ เครือข่ายคอมพิวเตอร์ไร้สายมาตรฐาน IEEE 802.11 [5] ระบบโทรทัศน์ดิจิทัลมาตรฐาน DVB-S2 และ DVB-T2 [6] ทำให้ การออกแบบรหัสช่องสัญญาณในมาตรฐาน 5G รหัสช่องสัญญาณ LDPC codes จะถูกนำมาใช้หรือไม่ เป็นประเด็นที่ได้รับความสนใจจากนักวิจัยทั่วโลก นอกจากนี้ รหัส ้ช่องสัญญาณ polar codes ซึ่งเป็นรหัสช่องสัญญาณที่สามารถพิสูจน์ได้ว่ามีสรรมถนะเข้าใกล้ทฤษฎี ้ความจุช่องสัญญาณก็เป็นอีกตัวเลือกที่น่าสนใจสำหรับการประยุกต์ใช้ในมาตรฐาน 5G (รหัส ช่องสัญญาณ polar codes ถูกคิดค้นโดย Erdal Arıkan [7] ในปี ค.ศ. 2009 ได้รับความสนใจจาก ้นักวิจัยจำนวนมากเนื่องจากการวิธีการเข้ารหัส polar codes สามารถพิสูจน์ได้โดยตรงว่ามีสรรมถนะ

เข้าใกล้ทฤษฎีความจุช่องสัญญาณ ต่างจาก turbo codes และ LDPC codes ที่ไม่สามารถพิสูจน์ได้ โดยตรงว่ามีสรรมถนะเข้าใกล้ทฤษฎีความจุช่องสัญญาณ

#### 2.2 การออกแบบมาตรฐานการเข้ารหัสช่องสัญญาณของ 3GPP

สหภาพโทรคมนาคมระหว่างประเทศ (international telecommunication union, ITU) ได้แบ่งรูปแบบการใช้งานเครือข่ายโทรศัพท์เคลื่อนที่ยุคที่ 5 หรือ 5G ไว้ 3 ประเภท [8] ได้แก่ enhanced mobile broadband (eMBB), ultra-reliable and low latency communications (URLLC) และ massive machine type communications (mMTC) สำหรับการใช้งานแบบ eMBB จะมุ่งเน้นการใช้งานในลักษณะที่ต้องการการส่งข้อมูลความเร็วสูงในระดับกิกกะบิตต่อวินาที ตัวอย่างเช่น การรับชมวีดีโอความละเอียด 4K หรือการสื่อสารแบบเรียลไทม์ เป็นต้น สำหรับการใช้ งานแบบ URLLC ซึ่งมุ่งเน้นไปที่การส่งข้อมูลที่มีความเสถียรมาก มีความหน่วงในการส่งข้อมูลต่ำ ตัวอย่างเช่น การรับส่งข้อมูลระหว่างรถยนต์ที่ต้องการรับส่งข้อมูลที่มีการหน่วงเวลาต่ำเพื่อตอบสนอง เหตุการณ์ต่าง ๆ สำหรับการใช้งานแบบ mMTC ซึ่งมุ่งเน้นการเชื่อมต่ออุปกรณ์จำนวนมากในบริเวณ พื้นที่จำกัด ตัวอย่างเช่น การรับส่งข้อมูลของอุปกรณ์ IoT

จากรูปแบบการใช้งานทั้ง 3 ที่ถูกกำหนดโดย ITU จะเห็นได้ว่าการสื่อสารยุคไร้สายยุค 5G ถูกคาดหวังว่าจะเป็นยุคของการสื่อสารกับทุกสรรพสิ่ง ไม่ว่าจะเป็นระหว่างมนุษย์กับมนุษย์ มนุษย์กับ เครื่องจักร หรือเครื่องจักรกับเครื่องจักร การสื่อสารของสรรพสิ่งเหล่านี้ต่างก็เรียกร้องคุณภาพในการ สื่อสารที่ดี กล่าวคือปราศจากความผิดพลาดในการส่งข้อมูล อย่างไรก็ตาม เนื่องจากในสภาพอากาศมี สิ่งรบกวนจำนวนมาก เช่น การรบกวนจากฝน สัญญาณรบกวนแบบจางหาย รวมถึงความร้อนจาก วงจรอิเล็กทรอนิกส์ในอุปกรณ์รับ/ส่ง ดังนั้นการที่ระบบสื่อสารจะปราศจากข้อผิดพลาดเลยจึงเป็นไป ได้ยาก โดยปกติแล้วในการส่งข้อมูลผ่านช่องสัญญาณที่คาดว่าจะมีความผิดพลาดเกิดขึ้นจะอาศัยสิ่งที่ เรียกว่า "รหัสช่องสัญญาณ" หรือเรียกอีกชื่อหนึ่งว่า "รหัสแก้ไขความผิดพลาด" เพื่อแก้ไขความ ผิดพลาดในการส่งข้อมูล รหัสช่องสัญญาณเกิดจากการเข้ารหัสข้อมูลที่ภาคส่งโดยอาศัยวงจรเข้ารหัส เพื่อเพิ่มบิตตรวจสอบหรือที่เรียกกันว่า "บิตพาริตี (Parity bits)" เข้าไปกับข้อมูลต้นฉบับ เพื่อส่ง ข้อมูลเหล่านั้นไปยังภาครับ โดยหน้าที่ของภาครับคือการถอดรหัสข้อมูลที่ได้รับมา โดยอาศัยบิตพาริตี ในการตรวจสอบแก้ไขความผิดพลาดที่เกิดขึ้น ในปัจจุบันนี้มีรหัสช่องสัญญาณให้เลือกใช้อย่าง หลากหลายตามความเหมาะสมกับแอพพลิเคชั่นต่าง ๆ เช่น

 รหัสแฮมมิ่ง (Hamming Codes: 1950) ถูกใช้ในหน่วยความจำของคอมพิวเตอร์ RAM และ DRAM

• รหัสคอนโวลูซัน (Convolution Codes: 1955) ถูกใช้ในการสื่อสารดาวเทียม
รหัสเทอร์โบ (Turbo Codes: 1993) การคิดค้นรหัสดังกล่าวนี้ถือเป็นการเริ่มต้นของการ สื่อสารยุคใหม่ เนื่องจากรหัสดังกล่าวได้ถูกพิสูจน์ว่ามีสมรรถนะที่เข้าใกล้ขีดจำกัดทางทฤษฎีหรือ "ขอบเขตของแชนนอน (Shannon's limit)" รหัสดังกล่าวได้ถูกใช้กันอย่างแพร่หลายใน โทรศัพท์มือถือยุค 3G - 4G รวมถึงยานอวกาศนิวฮอร์ไรซอนส์ (New Horizons)

 รหัสแอลดีพีซี (LDPC codes: 1962) รหัส LDPC นี้ได้ถูกพิสูจน์ด้วยเช่นว่ามีสมรรถนะที่ เข้าใกล้ขีดจำกัดของแชนนอนเช่นเดียวกันกับรหัส Turbo อีกทั้งยังมีความซับซ้อนในการเข้าและ ถอดรหัสที่ต่ำกว่ารหัส Turbo อีกด้วย ดังนั้นรหัส LDPC จึงถูกใช้กันอย่างแพร่หลายเป็นอย่างมากใน ปัจจุบัน เช่นใน Wireless Network, Digital broadcasting, Hard disk drive และ Solid-state drive

 รหัสโพลาร์ (Polar codes: 2009) เป็นรหัสที่เพิ่งถูกคิดค้นขึ้นในปี 2009 ซึ่งรหัสชนิดนี้ สามารถพิสูจน์ได้ทางคณิตศาสตร์ว่ามีสมรรถนะเข้าใกล้ทฤษฎีความจุช่องสัญญาณเช่นเดียวกับรหัส Turbo และรหัส LDPC

ในส่วนของเทคโนโลยี 5G การสื่อสารระหว่างสถานีฐานและโทรศัพท์เคลื่อนที่จะประกอบไป ด้วยข้อมูลอยู่ 2 ชนิด ชนิดแรกคือ User data ซึ่งเป็นข้อมูลที่แท้จริงของผู้ใช้งานที่พยายามส่งไปที่ ผู้รับปลายทาง ชนิดที่สองคือ Control data ซึ่งเป็นข้อมูลที่โทรศัพท์เคลื่อนที่ส่งข้อความตอบกลับไป ยังสถานีฐานว่าได้รับข้อมูลถูกต้องหรือไม่ หรือสภาพสัญญาณรบกวนบริเวณนั้นเป็นเช่นไร รหัส ช่องสัญญาณที่จะถูกนำมาใช้ใน 5G ต้องมีความเหมาะสมสำหรับการใช้งานทั้ง 3 ด้านของ 5G ไม่ว่า จะเป็น eMBB, mMTC และ URLLC ดังนี้

อัตราบิตผิดพลาดภายหลังการถอดรหัสต้องต่ำ คุณสมบัติพื้นฐานของรหัสช่องสัญญาณที่
 จะถูกนำมาใช้ในทุกแอพพลิเคชันรวมถึงการสื่อสารยุค 5G คือต้องมีสมรรถนะในการแก้ไขบิตผิดที่ดี
 เพราะฉะนั้นรหัสช่องสัญญาณที่มีสมรรถนะที่เข้าใกล้ความจุช่องสัญญาณเช่น รหัส Turbo รหัส
 LDPC และรหัส Polar จะถูกนำมาพิจารณาใช้สำหรับการสื่อสารยุค 5G เป็นอันดับแรก

 ความซับซ้อนในการออกแบบฮาร์ดแวร์ รหัสช่องสัญญาณที่นำมาใช้ต้องมีโครงสร้าง ฮาร์ดแวร์ที่ยอมรับได้ในเชิงปฏิบัติ เนื่องจากความซับซ้อนของฮาร์ดแวร์เกี่ยวของกับการใช้งานแบตเต อี่ในอุปกรณ์ ซึ่งหากอุปกรณ์มีการใช้แบตเตอรี่มากเกินไปจะไม่เหมาะกับการนำมาใช้งานในอุปกรณ์ IoT รหัสช่องสัญญาณที่มีโครงสร้างการเข้าและถอดรหัสที่มีความซับซ้อนต่ำคือรหัส LDPC และ Polar  วงจรถอดรหัสมีการทำงานแบบขนาน เป็นที่ทราบกันดีว่าหากวงจรถอดรหัสมีการทำงาน แบบขนาน (Parallel processing) จะส่งผลให้ค่าความหน่วงหรือดีเลย์ของการส่งข้อมูลจะมีค่าลดต่ำ ไปด้วย ซึ่งค่าดีเลย์ในการถอดรหัสต่ำลงจะช่วยให้การสื่อสารเป็นไปอย่างรวดเร็วฉะนั้นรหัส ช่องสัญญาณที่จะถูกนำมาใช้ต้องสามารถประมวลผลแบบขนานได้

 รองรับการทำงาน IR-HARQ (Hybrid ARQ with Incremental Redundancy) โดย IR-HARQ ถูกพัฒนามากจากเทคนิค Hybrid ARQ ที่เป็นการทำงานร่วมกันระหว่างเทคนิค ARQ errorcontrol และการเข้ารหัสช่องสัญญาณด้วยอัตรารหัสที่ปรับได้ ซึ่งความพิเศษของเทคนิค IR-HARQ ที่ แตกต่างจากเทคนิค Hybrid ARQ คือเมื่อภาครับได้รับรู้ว่าข้อมูลที่ภาคส่งมีความผิดพลาดเกิดขึ้น ภาครับจะทำการส่งการแจ้งเตือน NACK กลับไปยังภาคส่ง โดยภาคส่งจะมีการเข้ารหัสข้อมูลเดิมด้วย อัตรารหัสที่ต่ำลงเพื่อเพิ่มจำนวนบิตพาริติให้มากขึ้น และทำการส่งเฉพาะบิตพาริตีอันใหม่มาที่ภาครับ เท่านั้นเพื่อลดความซ้ำซ้อนในการส่งข้อมูลเดิมซ้ำ ฉะนั้นเงื่อนไขที่สำคัญสำหรับการออกแบบรหัส ช่องสัญญาณสำหรับ 5G จะต้องรองรับการทำงาน IR-HARQ ได้

 รองรับความยาวบิตข้อมูลและอัตรารหัส สิ่งที่หลีกเลี่ยงไม่ได้เลยในการออกแบบรหัส ช่องสัญญาณสำหรับเทคโนโลยีการสื่อสารยุค 5G คือการที่ต้องออกแบบกระบวนการเข้ารหัสข้อมูลให้ สามารถรองรับความยาวคำรหัสต่าง ๆ อีกทั้งอัตรารหัสต้องมีความยืดหยุ่นปรับเปลี่ยนได้ตาม สถานการณ์ความผิดพลาดที่เกิดขึ้นได้

## 2.3 การประชุมของ 3GPP เพื่อออกแบบรหัสช่องสัญญาณในมาตรฐาน 5G

องค์กร The 3rd Generation Partnership Project หรือ 3GPP คือหน่วยงานตามข้อตกลง ความร่วมมือในการพัฒนารายละเอียดด้านมาตรฐานทางเทคนิค (Standards Development Organizations: SDOs) และการจัดทำรายงานต่างๆ ระหว่างองค์กรพัฒนามาตรฐานกับหน่วยงาน อื่นๆ ที่เกี่ยวข้องในเครือข่ายระบบโทรศัพท์เคลื่อนที่ที่ใช้กันทั่วโลก องค์กร 3GPP เป็นการรวมกลุ่ม อุตสาหกรรมโทรคมนาคมยักษ์ใหญ่ของโลก เช่น สมาคมอุตสาหกรรมวิทยุและธุรกิจญี่ ปุ่น (Association of Radio Industries and Businesses: ARIB) สหพันธ์เพื่อทางออกอุตสาหกรรม โทรคมนาคมสหรัฐอเมริกา (Automatic terminal information service: ATIS) สมาคมมาตรฐาน การสื่อสารจีน (China Communications Standards Association : CCSA) สถาบันมาตรฐาน โทรคมนาคมยุโรป (European Telecommunication Standards Institute : ETSI) สมาคม เทคโนโลยีโทรคมนาคมเกาหลี (Telecommunications Technology Association : TTA) และ คณะกรรมการเทคโนโลยีโทรคมนาคมญี่ปุ่น (Telecommunication Technology Committee : TTC) ไม่นานมานี้องค์กร 3GPP ได้จัดตั้งการประชุมโดยมีจุดประสงค์เพื่อออกแบบมาตรฐาน "รหัส ช่องสัญญาณ" ให้มีความเหมาะสมกับเทคโนโลยี 5G มากที่สุด องค์กร 3GPP ได้เริ่มศึกษารหัส ช่องสัญญาณสำหรับมาตรฐาน 5G ในการประชุม RAN WG1 Meeting #84bis และเสร็จสิ้นในการ ประชุม RAN WG1 Meeting #91 ดังมีรายละเอียดการประชุมในแต่ละครั้งดังนี้

ชื่อการ	วันและสถานที่	สรุปข้อมูลสำคัญ	
ประชุม			
3GPP TSG RAN Meeting	7-10 March 2016 Göteborg,	วางกำหนดการและกลุ่มงานเพื่อศึกษาเทคโนโลยีสำหรับมาตรฐาน 5G	
#71 [9]	Sweden		
3 GPP TSG	11-15 April 2016	<ol> <li>รหัสช่องสัญญาณที่อยู่ในตัวเลือกสำหรับมาตรฐาน 5G ได้แก่</li> </ol>	
RAN WG1	Busan, Korea	- LDPC code	
Meeting		- Polar code	
#84bis [10]		- Convolutional code	
		- Turbo code	
		- Erasure code	
		<ol> <li>เงื่อนไขการการเลือกรหัสช่องสัญญาณ ได้แก่</li> </ol>	
		- สมรรถนะการแก้ไขบิตผิด	
		<ul> <li>ความซับซ้อนในการออกแบบฮาร์ดแวร์</li> </ul>	
		<ul> <li>การหน่วงเวลาของวงจรเข้ารหัสและถอดรหัส</li> </ul>	
		<ul> <li>ความยืดหยุ่นในการปรับอัตรารหัสและความยาวรหัส</li> </ul>	
3 GPP TSG	23-27 May 2016	เนื่องจากผลการจำลองสมรรถะรหัสช่องสัญญาณของผู้ยื่นข้อเสนอมี	
RAN WG1	Nanjing, China	ความใกล้เคียงกัน จำเป็นต้องศึกษาคุณสมบัติอื่นๆ เพิ่มเติม โดย	
Meeting #8 5		กำหนดให้ผู้ที่ต้องการยืนข้อเสนอรหัสช่องสัญญาณที่จะใช้ในมาตรฐาน	
[11]		5G จะต้องให้ข้อมูลวิธีการออกแบบรหัสช่องสัญญาณเพื่อให้ผู้ยื่น	
		ข้อเสนออื่น ๆ สามารถทำการจำลองอัตราบิตผิดซ้ำได้ และการแสดง	
		อัตราบิตผิดของรหัสช่องสัญญาณที่นำเสนอจะต้องมีการปรับ	
		พารามิเตอร์ดังต่อไปนี้	
		- E <sub>s</sub> /N <sub>0</sub> E <sub>b</sub> /N <sub>0</sub>	
		- Code rate	
		- Information block length	
		- iterations หรือ list size	
		- CRC bits	

ตารางที่ 2.1 รายละเอียดการประชุมของ 3GPP เพื่ออกแบบรหัสช่องสัญญาณในมาตรฐาน 5G

ชื่อการ	วันและสถานที่	สรุปข้อมูลสำคัญ	
ประชุม			
3 GPP TSG RAN WG1 Meeting #8 6 [12]	22-26 August 2016 Gothenburg, Sweden	<ol> <li>ให้ผู้ยื่นข้อเสนอส่งข้อมูลผลการจำลองสมรรถนะโดยใช้รูปแบบไฟล์ excel เหมือนกัน โดยรหัสช่องสัญญาณบน data channel ใน มาตรฐาน 5G ที่มีการใช้งานแบบ eMBB จะถูกเลือกในการประชุม ครั้งหน้า</li> <li>ให้ผู้ยื่นข้อเสนอทำการศึกษาความยืดหยุ่นในการปรับอัตรารหัสและ ความยาวรหัส รวมถึงศึกษาความซับซ้อนของวงจรเข้ารหัสและ ถอดรหัส</li> <li>รหัสช่องสัญญาณสำหรับ data channel จะต้องรองรับ Incremental Redundancy (IR) HARQ และ Chase Combining (CC) HARQ</li> <li>ให้ผู้ยื่นข้อเสนอทำการศึกษารหัสช่องสัญญาณบน control</li> </ol>	
3 GPP TSG RAN WG1 Meeting #86bis [13]	10-14 October 2016 Lisbon, Portugal	<ol> <li>แสดงผลการจำลองการเปรียบเทียบสมรรถนะของรหัสช่องสัญญาณ ต่าง ๆ รวมถึงประเด็นอื่นที่เกี่ยวข้องกับการประชุมครั้งก่อน ซึ่งได้ ข้อสังเกตของรหัสช่องสัญญาณ ดังนี้ <u>ประเด็นเรื่องสมรรถนะ</u> ไม่สามารถตัดสินว่า LDPC codes Polar codes และ Turbo codes ตัวเลือกไหนมีสมรรถนะดีสุดเนื่องจากข้อมูลที่มีขึ้นอยู่กับ ความซับซ้อนของการออกแบบวงจร <u>ประเด็นเรื่องความยืดหยุ่นของอัตรารหัสและความยาวเฟรมข้อมูล</u> LDPC codes - หนึ่งบริษัทกังวลความซับซ้อนที่เกิดจากการประยุกต์ใช้ LDPC codes สำหรับ IR-HARQ Polar codes - หลายบริษัทกังวลเกี่ยวกับการใช้ HARQ ร่วมกับ Polar codes Turbo codes - รองรับการใช้ IR-HARQ หรือ CC-HARQ <u>ประเด็นเรื่องความซับซ้อนในการออกแบบวงจร</u> LDPC codes - ประสิทธิภาพจะลดลงที่อัตรารหัสต่ำ - การถอดรหัสสามารถใช้ parallelization ซึ่งให้ผลการหน่วงเวลา</li> </ol>	

ชื่อการ	วันและสถานที่	สรุปข้อมูลสำคัญ
ประชุม		
		Polar codes
		<ul> <li>การถอดรหัสแบบ list จะมีความซับซ้อนเพิ่มขึ้นมากเมื่อข้อมูลมี</li> <li>ขนาดใหญ่</li> </ul>
		- ยังมีความกังวนเกี่ยวกับประสิทธิภาพของการใช้พลังงาน เนื่องจาก Polar codes ยังไม่มีการประยุกต์ใช้งานจริงใน มาตรฐานอื่น ๆ
		Turbo codes
		<ul> <li>การประยุกต์ใช้งานในวงจรมีความน่าสนใจในมุมของพื้นที่และ พลังงาน แต่ throughput ต่ำ โดยเฉพาะอัตรารหัสต่ำ</li> </ul>
		<u>ประเด็นเรื่องการหน่วงเวลา</u>
		การออกแบบของ LDPC codes และ Turbo codes สามารถลด
		การหน่วงเวลาได้ แต่การออกแบบ Polar codes อาจลดการหน่วง
		เวลาได้เฉพาะเฟรมข้อมูลขนาดสัน
		<ol> <li>การตัดสินเบื้องต้นของรหัสช่องสัญญาณสำหรับ eMBB บน data channel จะเลือกใช้ LDPC codes เมื่อขนาดข้อมูลมีความยาวมา กว่า 1024 บิต</li> </ol>
3 GPP TSG	14-18 November	1. การออกแบบ LDPC codes
RAN WG1 Meeting #8 7	2016 Reno, USA	- ใช้หลักการ code extension เช่น lower-triangular extension ใน LDPC codes เพื่อรองรับ IR HARQ
[14]		<ul> <li>ใช้ QC-LDPC codes ที่ sub-block มี circulant weight &lt;= 2</li> <li>บริษัทที่สนใจออกแบบ LDPC codes ตามหลักเกณฑ์เบื้องต้น ให้แสดง protomatrix ที่ออกแบบพร้อมผลอัตราบิตผิดในการ ประชุมครั้งต่อไป</li> </ul>
		<ol> <li>สรุปรหัสช่องสัญญาณสำหรับ eMMB จากผลการศึกษาของบริษัท</li> </ol>
		ต่าง ๆ
		- เลือกใช้ LDPC codes บน data channel
		- เลือกใช้ polar cods บน control channel กรณีที่ขนาดเฟรม
		ข้อมูลเล็กมากให้ใช้ repetition/block coding
3 GPP TSG	16-20 January	1. Parity-check matrix ของ LDPC codes ประกอบไปด้วย sub-
RAN WG1	2017	matrices A, B, C, D, E ดังนี
	Spokane, USA	

ชื่อการ	วันและสถานที่	สรุปข้อมูลสำคัญ	
ประชุม			
ั Weeting #AH1_NR [15]		A       B       C         D       E         โดยที่ C เป็นเมตริกซ์ศูนย์ และ E เป็นเมตริกซ์เอกลักษณ์ และ         เมทริกซ์ B จะมีหลักที่มี weight = 3 ตามด้วย dual diagonal         structure ดังนี้         1 <td< td=""></td<>	
3 GPP TSG RAN WG1 Meeting #8 8 [16]	13-17 February 2017 Athens, Greece	<ul> <li>CKC + Concatenated polar code</li> <li>Parity-check matrix ของ LDPC codes ซึ่งประกอบไปด้วย submatrices A, B, C, D, E มีรายละเอียดดังนี้ <ul> <li>A เกี่ยวข้องกับ systematic bits</li> <li>B เกี่ยวข้องกับ parity bits</li> <li>กรณีหลักแรกหรือหลักสุดท้ายมี weight = 1</li> </ul> </li> <li>กรณีไม่มี weight = 1</li> </ul>	

ชื่อการ	วันและสถานที่	สรุปข้อมูลสำคัญ
ประชุม		
		<ol> <li>LDPC codes จะมีจำนวน base graph น้อยกว่าหรือเท่ากับ 2</li> <li>ให้ศึกษาการเข้ารหัส polar codes โดยยึดรูปแบบดังนี้         <ul> <li>J bits CRC + J' bits CRC + polar codes</li> <li>J bits CRC + J' bits distributed CRC + polar codes</li> <li>J bits CRC + J' PC bits + polar codes</li> <li>J bits CRC + J' Hash sequence + polar codes</li> <li>(J + J') bits CRC + polar codes</li> </ul> </li> </ol>
		<ul> <li>- N = 512 สำหรับ downlink</li> </ul>
		- N = 1024 สำหรับ uplink
3 GPP TSG RAN WG1 Meeting #88bis [17]	3-7 April 2017 Spokane, USA	<ol> <li>LDPC codes มีขนาด CRC &lt;= 24 บิต</li> <li>การประชุมครั้งหน้าจะตัดสิน base graph โดยระหว่างนี้ให้ผู้ยื่น ข้อเสนอส่ง base graph โดยมี shift value matrices &lt;= 8</li> <li>การตัดสินเลือก base graph จะมีตัวเลือกดังนี้         <ul> <li>ถ้าจำนวน base graph จะมีตัวเลือกดังนี้</li> <li>ถ้าจำนวน base graph = 1 จะต้องมีอัตรารหัสเท่ากับ 1/5 &lt;= R &lt;= 8/9</li> <li>ถ้าจำนวน base graph = 2 จะมีเงื่อนไข คือ base graph#1 จะ มีอัตรารหัส 1/3 &lt;= R &lt;= 8/9 base graph#2 จะมีอัตรารหัส 1/5 &lt;= R &lt;= 2/3</li> <li>พิจารณา BLER ที่ต่ำสุดโดยใช้การถอดรหัส SPA แบบ floating point flooding และใช้ จำนวน iteration เท่ากับ 50 โดย สามารถหยุดกระบวนการถอดรหัสก่อนครบจำนวนรอบได้</li> </ul> </li> <li>การออกแบบ polar codes จะต้องทำให้กระบวนการถอดรหัส สามารถหยุดได้เมื่อตรวจพบบิตผิดแม้ว่ากระบวนการถอดรหัส อำเนินการไม่เสร็จสิ้น</li> <li>จำนวนบิต CRC สำหรับ polar codes อาจแตกต่างกันระหว่าง downlink กับ uplink และขนาดของเฟรมข้อมูล</li> </ol>
3 GPP TSG RAN WG1 Meeting #8 9 [18]	15-19 May 2017 Hangzhou, China	<ol> <li>LDPC codes จะมีจำนวน base graph เท่ากับ 2 โดยมีตัวเลือก ได้แก่</li> <li>สำหรับ base graph#1 จะมีขนาด 46x68 ซึ่งมีตัวเลือก 7 ตัว ได้แก่ A-G</li> <li>สำหรับ base graph#2 จะมีขนาด 42x52</li> <li>การประชุมครั้งหน้าจะทำการตัดสินเลือก base graph</li> <li>การเลือก bit selection ของ polar codes มีตัวเลือกได้แก่</li> </ol>

วันและสถานที่	สรุปข้อมูลสำคัญ
	<ul> <li>ออกแบบ fixed sequence ของแต่ละขนาด mother codes</li> <li>แต่ละขนาด mother code ใช้ fixed sequence ที่หาได้จาก reference mother codes</li> <li>3. Rate matching ของ polar codes จะใช้วิธีต่อไปนี้</li> <li>ใช้ puncturing สำหรับอัตรารหัสต่ำ</li> <li>ใช้ shortening สำหรับอัตรารหัสสูง</li> <li>4. ใช้ polar codes บน Broadcast channel โดยมีความยาวสูงสุด เท่ากับ 512 บิต</li> </ul>
27-30 June 2017 Qingdao, China	<ol> <li>โครงสร้างการเข้ารหัสของ LDPC codes สำหรับ eMBB จะใช้ base graph#1 และ base graph#2 ในไฟล์ excel ของเอกสาร R1-1711982</li> <li>โครงสร้างการเข้ารหัสของ Polar codes สำหรับ eMBB ได้แก่         <ul> <li>สำหรับ downlink ใช้ CRC + Interleaver + Polar codes</li> <li>สำหรับ uplink CRC + 3 parity bits + Polar codes</li> <li>แต่ละขนาด mother code ของ Polar codes ใช้ fixed sequence แบบเดียวกัน โดยมีวิธีออกแบบ ได้แก่</li> <li>Polarization Weight (PW)</li> <li>Optimized- combined-and-nested (CN)</li> <li>Mutual information density evolution (MI-DE)</li> </ul> </li> <li>การประชุมครั้งหน้าจะตัดสินใจเลือกวิธีการออกแบบ fixed sequence โดยพิจารณาจากค่าBLER เมื่อกำหนดให้ list &lt;= 16</li> </ol>
21-25 August 2017 Prague, Czech Republic 18-21 September 2017 Nagoya, Japan	<ol> <li>LDPC codes ใช้ CRC เท่ากับ 24 บิต</li> <li>การเลือกใช้ base graph ของ LDPC codes จะใช้เกณฑ์ต่อไปนี้         <ul> <li>ใช้ base graph#1 เมื่อขนาดข้อมูลมากกว่า 3840 บิต หรือ</li> <li>อัตรารหัสเริ่มต้นมากกว่า 0.67</li> <li>ใช้ base graph#2 เมื่อขนาดข้อมูลน้อยกว่า 3840 บิต และ</li> <li>อัตรารหัสเริ่มต้นน้อยกว่า 0.67</li> </ul> </li> <li>การออกแบบ fixed sequence ของ polar codes จะใช้วิธี Polarization Weight (PW)</li> <li>Channel interleaver ของ LDPC codes มีลักษณะแบบ row- column interleaver ซึ่งมีจำนวนแถวเท่ากับ modulation order โดยมีกระบวนการเขียนในแนวแถวและอ่านในแนวหลัก</li> </ol>
	วันและสถานที         วันและสถานที         2     <

ชื่อการ	วันและสถานที่	สรุปข้อมูลสำคัญ
ประชุม		
		2. Channel interleaver ของ Polar codes มีลักษณะแบบ
		triangular interleaver
3 GPP TSG	9-13 October	<ol> <li>เงื่อนไขเพิ่มเติมสำหรับการเลือก base graph ของ LDPC codes</li> </ol>
RAN WG1	2017	ได้แก่
Meeting	Prague, Czech	- ใช้ base graph#1 เมื่ออัตรารหัสมากกว่า 0.95
#90bis [22]	Republic	- ใช้ base graph#2 เมื่อขนาดข้อมูลน้อยกว่า 308 bits
		2. Polar codes สำหรับ downlink จะไม่ใช่ channel interleaver
		3. Polar codes สำหรับ downlink จะใช้ CRC จำนวน 24 บิต
3 GPP TSG	27-1 December	1. เงื่อนไขเพิ่มเติมสำหรับการเลือก base graph ได้แก่ กำหนดใช้
RAN WG1	2017	base graph#1 และ base graph#2 เมื่ออัตรารหัสมากกว่า 0.95
Meeting #91	Reno, USA	<ol> <li>Polar code สำหรับ uplink จะใช้จำนวนบิต CRC ดังนี้</li> </ol>
[23]		- ใช้ CRC = 6 บิต เมื่อขนาดข้อมูลเท่ากับ 12<=K<=19
		- ใช้ CRC = 11 บิต เมื่อขนาดข้อมูลเท่ากับ K > 19
3GPP TSG	18-21 December	จัดทำ technical specification ของรหัสช่องสัญญาณในมาตรฐาน
RAN meeting	2017	Release 15 (5G Phase 1)
#78 [24]	Lisbon, Portugal	

ผลสรุปการประชุมทั้งสิ้น 14 ครั้ง องค์กร 3GPP ได้มีข้อสรุปว่าจะมีการนำรหัสแอลดีพีซี (LDPC codes: 1962) มาใช้สำหรับข้อมูลในส่วน User data เนื่องจากรหัส LDPC มีประสิทธิภาพ ของปริมาณการส่งผ่านข้อมูล (throughput) ต่อพื้นที่ และมีปริมาณการส่งผ่านข้อมูลสูงสุดที่สามารถ ใช้งานได้สูงกว่าในรหัส Turbo อีกทั้งรหัส LDPC ยังสามารถลดความซับซ้อน และความหน่วงเวลา (latency) จากการประมวลผลแบบขนานในการถอดรหัสได้ โดยเฉพาะอย่างยิ่งเมื่อใช้งานกับรหัสที่มี อัตรารหัสสูง ในส่วนการส่งข้อมูล Control data จะมีการใช้งานรหัสโพลาร์ (Polar codes: 2009) เนื่องจากรหัส Polar สามารถใช้งานร่วมการตรวจสอบความผิดพลาดแบบ CRC และมีการถอดรหัส แบบ Successive Cancellation List (SCL) ซึ่งจะมีประสิทธิภาพในการถอดรหัสดีกว่ารหัส Turbo โดยเฉพาะเมื่อใช้สำหรับการส่งข้อมูลที่มีความยาวไม่เกิน 250 บิต ซึ่งเป็นขนาดข้อมูลที่เพียงพอ สำหรับการส่งข้อมูล Control data ภายหลังจากได้ข้อสรุปจากการประชุมแล้วนั้นจึงเกิดมาตรฐานที่ ชื่อว่า 3GPP NR ขึ้นมาและจะนำส่งไปพิจารณาที่ IMT-2020 ต่อไป

### 2.4 รายละเอียดการเข้ารหัสช่องสัญญาณชนิด LDPC codes มาตรฐาน 5G



### 2.4.1 ภาพรวมการเข้ารหัสแอลดีพีซีมาตรฐาน 5G

รูปที่ 2.1 แผนภาพการเข้ารหัสแอลดีพีซีมาตรฐาน 5G

โครงการนี้จะพัฒนาการเข้ารหัสแอลดีพีซีมาตรฐาน 5G ตามเอกสาร 3GPP 38.212 [1] รูปที่ 2.1 แสดงแผนภาพบล็อกของกระบวนการเข้ารหัสซ่องสัญญาณสำหรับส่วนซ่องสัญญาณข้อมูล โดย การทำงานจะเริ่มต้นจากการนำข้อมูลที่ต้องการส่งไปเข้ารหัสด้วยรหัสตรวจจับความผิดผลาด ที่ เรียกว่า CRC (Cyclic Redundancy Check) ก่อนจะนำผลลัพธ์ที่ได้ไปผ่านกระบวนการแบ่ง ส่วนข้อมูล (Segmentation) เพื่อแบ่งข้อมูลให้มีขนาดของข้อมูลให้เป็นไปตามมาตรฐานของการ สื่อสาร 5G โดยข้อมูลจะถูกแบ่งออกเป็นบล็อกย่อย ๆ ที่มีขนาดเท่ากัน หลังจากนั้นแต่ละบล็อกย่อย จะถูกนำไปเข้ารหัส CRC ซ้ำอีกหนึ่งครั้ง แล้วนำผลลัพธ์ที่ได้ไปเข้ารหัส LDPC โดยการแทรกบิตพาริตี ไปกับข้อมูล เพื่อให้สามารถแก้ไขความผิดพลาดของข้อมูลที่ภาครับได้อย่างถูกต้อง ผลลัพธ์ที่ได้จาก การเข้ารหัส LDPC จะถูกเรียกว่าคำรหัส (Codeword) จากนั้นคำรหัสจะถูกส่งต่อไปยังวงจรปรับ อัตรารหัส (Rate Matching) เพื่อปรับความยาวของคำรหัสให้เหมาะสมกับการส่ง จากนั้นวงจรแทรก สลับบิต (Bit Interleaving) จะถูกใช้งานเพื่อแทรกสลับบิตข้อมูลในคำรหัสเพื่อป้องกันความผิดพลาด แบบติดกัน (Burst Error) และสุดท้ายจะมีการต่อเรียงบล็อกรหัสเพื่อส่งต่อไปมอดูเลตและส่งข้อมูล ออกไปตามลำดับ

## 2.4.2 การเข้ารหัส CRC

รหัส CRC (Cyclic Redundancy Check) เป็นรหัสที่มีความสามารถในการตรวจสอบความ ผิดพลาดของข้อมูล โดยมีลักษณะคล้าย Hash แต่มีความซับซ้อนน้อยกว่าและมีขนาดของผลลัพธ์การ คำนวณน้อยกว่า (ขนาดไม่เกิน 64 บิต ในขณะที่ Hash มีขนาดมากกว่า 128 บิต) รหัส CRC นิยมใช้ ในการรับส่งข้อมูลที่มีการเข้าจังหวะ (Synchronous) และการสื่อสารข้อมูลที่ต้องการความรวดเร็วใน การตรวจสอบความผิดพลาดของข้อมูล หลักการของ CRC [2] จะใช้โพลีโนเมียล (Polynomial) มากำหนดเป็นค่าตัวหาร (Divisor) ดังตัวอย่างรูปที่ 2.2 ซึ่งมีข้อกำหนดว่าบิตซ้ายสุดและบิตขวาสุดต้องมีค่าเป็น 1 เสมอ อีกทั้งโพลิโน เมียลจะต้องมีจำนวนบิตน้อยกว่าจำนวนบิตของข้อมูล ในการหาค่า CRC สามารถทำได้โดยอาศัยตัว ดำเนินการ Exclusive-OR หากบิตตรงกันผลที่ได้จะเท่ากับ 0 ในขณะที่บิตต่างกัน ผลที่ได้ก็จะเท่ากับ 1 ซึ่งผลลัพธ์ของ Exclusive-OR แสดงในตารางที่ 2.2





รูปที่ 2.2 โพลีโนเมียล และการแทนค่าตัวหาร

ตารางที่ 2.2 ผลการปฏิบัติด้วยโอเปอเรเตอร์ Exclusive-OR

First Input	Second Input	XOR Output
0	0	0
0	1	1
1	0	1
1	1	0

## ขั้นตอนการทำงานของ CRC



รูปที่ 2.3 แสดงขั้นตอนการทำงานของการเข้ารหัส CRC [3] โดยเริ่มต้นจากการรับข้อมูลที่ต้องการ เข้ารหัส และกำหนดค่าตัวหาร (Divisor) ในรูปของฟังก์ชันพหุนาม (Polynomial) ที่หารด้วย x+1 ลง ตัว จากนั้นทำการเพิ่มลอจิก 0 ในส่วนท้ายของข้อมูลตามจำนวนบิตของการเข้ารหัส CRC

หลังจากที่มีการเติมบิต 0 ลงไปที่ข้อมูลแล้ว ข้อมูลจะถูกนำมาทำการ Exclusive-OR กับ ค่าตัวหาร เพื่อหาค่าเศษที่ได้จากการคำนวณซึ่งจะเรียกว่าค่า CRC Character จากนั้นนำ CRC Character แทนค่าลอจิก 0 ในส่วนท้ายของข้อมูลที่ใส่เข้าไปในตอนแรก โดยผลลัพธ์ที่ได้คือข้อมูลที่ ผ่านการเข้ารหัส CRC หมายเหตุว่าในการตรวจสอบความถูกต้องในการทำ CRC นั้น เมื่อนำค่าข้อมูล ที่เพิ่มค่า CRC Character แล้วมาทำการ Exclusive-OR กับค่าตัวหาร ถ้าผลลัพธ์ที่ได้เป็น 0 แสดงว่า ข้อมูลที่ผ่านการเข้ารหัส CRC มีความถูกต้อง

การเข้ารหัสแบบ CRC ในมาตรฐาน 5G [4] สำหรับแบบ Uplink และ Downlink ใช้ การ เข้ารหัส CRC ขนาด 24, 16, 11 และ 6 บิต โดยมีการกำหนดโพลิโนเมียลตัวหารดังนี้ สำหรับการเข้ารหัส CRC 24 บิต

$$g_{CRC24A}(X) = X^{24} + X^{23} + X^{18} + X^{17} + X^{14} + X^{11} + X^{10} + X^7 + X^6 + X^5 + X^4 + X^3 + X + 1$$
  

$$g_{CRC24B}(X) = X^{24} + X^{23} + X^6 + X^5 + X + 1$$
  

$$g_{CRC24C}(X) = X^{24} + X^{23} + X^{21} + X^{20} + X^{17} + X^{15} + X^{13} + X^{12} + X^8 + X^4 + X^2 + X + 1$$

• สำหรับการเข้ารหัส CRC 16 บิต

 $g_{\rm CRC16}(X) = X^{16} + X^{12} + X^5 + 1$ 

• สำหรับการเข้ารหัส CRC 11 บิต

 $g_{\text{CRC11}}(X) = X^{11} + X^{10} + X^9 + X^5 + 1$ 

สำหรับการเข้ารหัส CRC 6 บิต

 $g_{\rm CRC6}(X) = X^6 + X^5 + 1$  ในการเข้ารหัส

โดยขนาดของการเข้ารหัส CRC และโพลิโนเมียลตัวหารดังกล่าวได้มีการพิสูจน์แล้วว่า เพียงพอสำหรับการใช้ตรวจสอบความผิดพลาดข้อมูลสำหรับช่องสัญญาณข้อมูล

อย่างไรก็ตามสำหรับกระบวนการเข้ารหัสช่องสัญญาณสำหรับช่องสัญญาณข้อมูล ใน มาตรฐาน 5G ประกอบด้วยการเข้ารหัส CRC 2 ส่วนได้แก่ การเข้ารหัส CRC ในส่วนของบล็อกการ ขนส่ง (Transport Block) และการเข้ารหัส CRC ในส่วนของบล็อกรหัส ดังนี้

การเข้ารหัส CRC ในส่วนของบล็อกการขนส่ง เป็นการเข้ารหัส CRC ข้อมูลทั้งหมดที่ต้องการ ส่งไปยังภาครับ โดยมีการแบ่งออกเป็น 2 กรณีได้แก่ กรณีข้อมูลมีความยาวมากกว่า 3824 บิต กำหนดให้ใช้การเข้ารหัส CRC ขนาด 24 บิต มีโพลิโนเมียลเป็น g<sub>CRC24A</sub>(X) หากเป็นกรณีอื่น กำหนดให้ใช้การเข้ารหัส CRC ขนาด 16 บิตมีโพลิโนเมียลเป็น g<sub>CRC16</sub>(X)

การเข้ารหัส CRC ในส่วนของบล็อกรหัสเป็นการเข้ารหัส CRC ข้อมูลแต่ละบล็อกย่อย ๆ หลัง ผ่านกระบวนการ Segmentation เนื่องจากเมื่อทำการแบ่งข้อมูลเป็นบล็อกย่อย ข้อมูลบางบล็อกเป็น เพียงข้อมูลบางส่วนของข้อมูลเริ่มต้นที่ต้องการส่งไปยังภาครับ ดังนั้นจึงมีการเข้ารหัส CRC ข้อมูลแต่ ละบล็อกย่อย ๆ เพื่อใช้ในการตรวจสอบความผิดพลาดของข้อมูลแต่ละบล็อกย่อยในภาครับ โดยมี การกำหนดให้ใช้การเข้ารหัส CRC ขนาด 24 บิต มีโพลิโนเมียลเป็น  $g_{CRC24B}(X)$ 

## 2.4.3 การแบ่งส่วนข้อมูล (Segmentation)

การแบ่งส่วนข้อมูล (Segmentation) [4] เป็นกระบวนการแบ่งบล็อกข้อมูลให้เป็นบล็อกย่อย เมื่อบล็อกข้อมูลมีขนาดมากเกินขอบเขตในกระบวนการเข้ารหัส LDPC มาตรฐาน 5G ที่กำหนด บล็อกข้อมูลจะถูกแบ่งเป็นบล็อกรหัส (Code Block) แต่ละบล็อกรหัสจะถูกส่งไปเข้ารหัสด้วยรหัส CRC ซึ่งจำนวนบิตข้อมูลสูงสุดต่อบล็อก ( *K*<sub>c</sub>, ) ที่มาตรฐาน 5G รองรับจะขึ้นอยู่กับกราฟฐาน (Base Graph) ที่เลือกใช้

กรณีที่ใช้กราฟฐาน 1 ขนาดบิตสูงสุดต่อบล็อก  $K_{cb}$  = 8448 บิต

กรณีที่ใช้กราฟฐาน 2 ขนาดบิตสูงสุดต่อบล็อก  $K_{cb}$  = 3840 บิต

กระบวนการ Segmentation เริ่มต้นจากการพิจารณาจำนวนบิตอินพุตที่เข้ามาโดยบิต อินพุตที่เข้ามา (B) ซึ่งเป็นบิตข้อมูลที่ผ่านการเข้ารหัส CRC แล้ว 1 ครั้ง หาก B มีขนาดมากกว่า  $K_{cb}$  จะทำการแบ่งบิตข้อมูลออกเป็นบล็อกรหัส (C) และทำการส่งแต่ละบล็อกไปเข้ารหัส CRC จำนวน 24 บิตอีกครั้ง แต่หาก B น้อยกว่าหรือเท่ากับ  $K_{cb}$  จะไม่มีการเข้ารหัส CRC อีกครั้งและจะ มีบล็อกข้อมูลเพียงหนึ่งบล็อก และบิตทั้งหมดที่ต้องส่ง (B) จะเท่ากับ  $n = \max(\min(n_1, n_2, n_{\max}), n_{\min})$  การกำหนดค่าพารามิเตอร์สำหรับทั้ง 2 กรณี แสดงดังตารางที่ 2.3

กรณี <i>B &gt; K<sub>cb</sub></i>	กรณี B ≤ K <sub>cb</sub>
L = 0	L = 24
C = 1	$C = \left\lceil B / K_{cb} - L \right\rceil$
B' = B	$B' = B + C \cdot L$

ตารางที่ 2.3 การกำหนดพารามิเตอร์ในการแบ่งส่วนข้อมูล

หลังจากผ่านกระบวนการ Segmentation บิตข้อมูลจะถูกแบ่งออกเป็นบล็อกรหัสขนาด Kบิต ซึ่งแต่ละบล็อกประกอบด้วย  $Cr_0, Cr_1, ..., C_{r(K_r-1)}$  เมื่อ  $0 \le r < C$  โดยที่ r คือลำดับบล็อก รหัสและ  $K_r$  คือ จำนวนบิตทั้งหมดในบล็อกที่ r โดยในแต่ละบล็อกจะถูกแบ่งให้มีจำนวนบิตข้อมูล เท่ากันทุกบล็อก หรือ  $K_r = K$  โดยจำนวนบิตในแต่ละบล็อกจะมีขนาด K' บิต ซึ่งสามารถหาได้ จาก

$$K' = B' / C \tag{1}$$

มาตรฐาน 5G มีการกำหนดจำนวนบิตในแต่ละบล็อกให้อยู่ภายใต้เงื่อนไข  $K_b \cdot Z_c \ge K'$ จากนั้นแทนค่า  $Z_c$  ที่ได้จากเงื่อนไขดังกล่าวเพื่อหาค่า K โดยมีข้อกำหนดดังนี้ หากเลือกใช้กราฟ ฐาน 1 จะใช้  $K = 22Z_c$  และหากเลือกใช้กราฟฐาน 2 จะใช้  $K = 10Z_c$  จึงส่งผลให้ต้องมีการปรับ ขนาดของบิตข้อมูลที่แบ่งในตอนต้น จากเดิมขนาด K' บิต เป็นขนาดบิตข้อมูลตามมาตรฐานกำหนด ขนาด K บิต โดย  $Z_c$  จะถูกกำหนดมาจากการเลือกค่า Z ที่ต่ำที่สุดในตารางที่ 2.9 และอยู่ภายใต้ เงื่อนไขดังกล่าว ส่วน  $K_b$  จะขึ้นกับกราฟฐานที่เลือกใช้ โดยมีเงื่อนไขการพิจารณาดังนี้

- กรณีใช้กราฟฐาน 1 ใช้  $K_b=22$  บิต

- กรณีใช้กราฟฐาน 2 และ  $B>640\,$ บิต ใช้  $K_{_b}=10\,$ บิต
- กรณีใช้กราฟฐาน 2 และ B > 560 บิต ใช้  $K_{_{h}} = 9$  บิต
- กรณีใช้กราฟฐาน 2 และ B > 192 บิต ใช้  $K_{_{b}} = 8$  บิต
- กรณีอื่น ๆ ใช้  $K_b = 6$  บิต

หลังจากทำการแบ่งข้อมูลเป็นบล็อกย่อย ๆ แต่ละบล็อกจะมีองค์ประกอบ 2 ส่วน ได้แก่ บิต ข้อมูล และบิตว่าง (Null Bits) บิตข้อมูลอินพุตจะถูกใส่เข้าไปในตำแหน่งที่ 0 ถึง K' - L - 1 ของ บล็อก ในกรณีที่ C < 1 หรือมีจำนวนบล็อกย่อยมากกว่า 1 บล็อก ข้อมูลภายในบล็อกจะถูกส่งไป เข้ารหัสตรวจจับความผิดพลาด หรือ CRC โดยทำการคำนวณหา CRC พาริตี 24 บิต จากโพลิโนเมียล  $g_{CRC24B}(D)$ และถูกใส่ในตำแหน่งที่ K' - L ถึง K' - 1 จากนั้นจะมีการเติมบิตว่างตั้งแต่บิตที่ H ถึง K - 1เพื่อให้ครบจำนวนบิตข้อมูลในแต่ละบล็อก (K) ดังรูปที่ 2.4

Input	CRC24	Null Bits
-------	-------	-----------

รูปที่ 2.4 โครงสร้างแต่ละบล็อก ในกรณีมีจำนวนบล็อกมากกว่า 1 บล็อก

## 2.4.4 รหัสแอลดีพีซี (LDPC)

รหัสพาริตีเซ็กความหนาแน่นต่ำหรือรหัสแอลดีพีซี (Low-Density Parity-Check: LDPC) [5] เป็นรหัสบล็อกเชิงเส้น (Linear Block Code) ที่ถูกนำเสนอโดย R. Gallager และถูกนำมาศึกษา และพัฒนาต่อยอดทำให้เป็นที่สนใจอีกครั้งโดย D. Mackay และ R. Neal ซึ่งนักวิจัยทั้งสองได้มีการ พิสูจน์ว่ารหัส LDPC มีสมรรถนะเข้าใกล้ความจุช่องสัญญาณหรือลิมิตของแชนนอน (Shannon's Limit) ภายใต้การถอดรหัสแบบวนซ้ำด้วยการแพร่กระจายความเชื่อมั่น (Belief Propagation: BP) นอกจากนี้รหัส LDPC ยังมีความซ้ำซ้อนน้อยและสามารถนำมาใช้ในกับการเข้ารหัสข้อมูลที่มีขนาด ใหญ่ได้อย่างมีประสิทธิภาพทำให้รหัส LDPC ที่ได้รับความนิยมและถูกนำมาใช้ในระบบสื่อสารดิจิทัล หลายรูปแบบ รหัส LDPC ถูกนิยามด้วยเมทริกซ์พาริตีเซ็กความหนาแน่นต่ำ กล่าวคือในเมทริกซ์ ดังกล่าวมีจำนวนสมาชิกที่มีค่าเป็น 1 น้อยมากเมื่อเทียบกับขนาดของเมทริกซ์พาริตีเซ็ก ด้วยลักษณะ ดังกล่าวจึงถูกเรียกว่ารหัสพาริตีเซ็คความหนาแน่นต่ำ

### 2.4.4.1 รหัสบล็อกเชิงเส้น

รหัสบล็อกเชิงเส้น (Linear Block Code) [6] สามารถเขียนแทนด้วยสัญลักษณ์ (N, K) ซึ่ง N คือความยาวคำรหัสและ K คือความยาวบิตข้อมูล ดังนั้นจึงสรุปได้ว่าภายใต้คำรหัสจะประกอบ ไปด้วย 2 ส่วน ส่วนแรกคือบิตข้อมูลที่ต้องการส่งไปยังภาครับ (Message Bit) จะมีอยู่จำนวน K บิต และสามารถเขียนอยู่ในรูป  $[u_0, u_1, u_2, ..., u_{K-1}]$  ส่วนที่สองคือบิตพารีตี (Parity Bit) มีจำนวน N-K บิตและสามารถเขียนอยู่ในรูป  $\mathbf{p} = [u_0, u_1, u_2, ..., u_{N-K}]$  โดยคำรหัสทั้งหมดที่ประกอบด้วย ส่วนทั้งสองสามารถเขียนในรูป  $\mathbf{c} = [u_0, u_1, u_2, ..., u_{K-1}, p_0, p_1, p_2, ..., p_{N-K}]$  ซึ่งสามารถเขียนทุก ส่วนรวมในเวกเตอร์ดังรูปที่ 2.5

$$[c_0, c_1, c_2, \dots, c_{N-1}] = [u_0, u_1, u_2, \dots, u_{K-1}] [p_1, p_2, \dots, p_{N-K}]$$

รูปที่ 2.5 โครงสร้างของรหัสบล็อกเชิงเส้นแบบ (N,K)

รหัสบล็อกเชิงเส้นยังมีคุณสมบัติคือ เมื่อนำคำรหัส 2 คำรหัสใด ๆ มาบวกกันแบบมอดูโล 2 ผลลัพธ์ที่ได้จะเป็นอีกคำรหัสหนึ่งเสมอ นอกจากนี้การถอดรหัสบล็อกเชิงเส้นจะถอดทีละบล็อกซึ่ง ขนาดของบล็อกจะขึ้นอยู่กับแต่ละงานประยุกต์ที่ใช้ในระบบสื่อสาร อัตราส่วนของบิตข้อมูลกับจำนวน บิตทั้งหมดในคำรหัสนั้นเรียกว่า "อัตรารหัส" (Code Rate: **R**) นิยามได้ดังนี้

$$R = \frac{K}{N}$$
(2)

โดยค่าอัตรารหัสที่เลือกใช้ขึ้นอยู่กับปริมาณสัญญาณรบกวน (Noise) นั่นคือในการสื่อสารที่มีสัญญาณ รบกวนมากจะเลือกใช้อัตรารหัสที่มีค่าต่ำ หากการสื่อสารที่มีสัญญาณรบกวนน้อยจะเลือกใช้อัตรา รหัสที่มีค่าสูง

## 2.4.4.2 มุมมองของเมทริกซ์

รหัส LDPC จะถูกกำหนดโดยเมทริกซ์ 2 ตัว คือเมทริกซ์ตัวกำเนิด (Generator Matrix: **G**) และเมทริกซ์พาริตีเซ็ค (Parity Check Matrix: **H**) เมทริกซ์ **G** มีหน้าที่ในการสร้างคำรหัสจากบิต ข้อมูลที่เข้ามาและเมทริกซ์ **H** มีหน้าที่ในการถอดรหัสจากบิตรหัสที่ได้รับจากช่องสัญญาณ

1.4.2.1 เมทริกซ์กำเนิด

เมทริกซ์ G มีไว้สำหรับเข้ารหัสบิตข้อมูล ซึ่งกระบวนการเข้ารหัสทำได้โดยการนำ บิตข้อมูล u มาคูณเข้ากับเมทริกซ์ G โดยเมทริกซ์ G แบ่งออกเป็น 2 ส่วน จากสมการ (3) จะเห็น ว่าส่วนแรกคือเมทริกซ์เอกลักษณ์ (Identity Matrix) และส่วนที่ 2 คือเมทริกซ์พาริตี

$$\mathbf{G}_{K\times N} = [\mathbf{I}_{K\times K} \mid \mathbf{P}_{K\times (N-K)}]$$
(3)

ซึ่งคำรหัสที่ได้นั้นก็จะมีขนาด 1xv ในส่วนของการเข้ารหัสนั้นก็จะเป็นดังสมการที่ (4) ดังนี้

$$\mathbf{c} = \mathbf{u}\mathbf{G} = [u_0, u_1, u_2, \dots, u_{K-1}, p_0, p_1, \dots, p_{N-K-1}] = [c_0, c_1, c_2, \dots, c_{N-1}]$$
(4)

สมการที่ (4) แสดงให้เห็นว่าบิตข้อมูลเป็นส่วนหนึ่งของคำรหัสที่มีบิตพาริตีเพิ่มเข้ามาซึ่งบิต พาริตีเหล่านี้มีหน้าที่ในการแก้ไขความผิดพลาดของคำรหัสเมื่อถูกส่งผ่านช่องสัญญาณที่มีการรบกวน จากสัญญาณรบกวนต่าง ๆ

## 2.4.2.2 เมทริกซ์ตรวจสอบพาริตี

เมทริกซ์ตรวจสอบพาริตี Н มีผลอย่างมากต่อประสิทธิภาพของรหัส LDPC นอกจากนี้เมทริกซ์ н ยังมีความสัมพันธ์กับเมทริกซ์ G ตามสมการที่ (5)

$$\mathbf{H}\mathbf{G}^{T} = \mathbf{0} \tag{5}$$

จากสมการที่ (5) จะเห็นว่าทั้งเมทริกซ์ G และ H เมื่อนำมาคูณกันแล้วจะได้ เวกเตอร์ o นอกจากนี้หากสมการที่ (3) คือเมทริกซ์ G ที่อยู่ในรูปแบบที่เป็นระบบ (Systematic) แล้วเมทริกซ์ H ที่อยู่ในรูปแบบที่เป็นระบบเช่นกัน รูปแบบที่เป็นระบบคือมีส่วนของเมทริกซ์พาริตี จะอยู่ส่วนหน้าและต่อกับเมทริกซ์เอกลักษณ์ที่อยู่ส่วนหลังตามสมการที่ (6)

$$\mathbf{H}_{(N-K)\times N} = [\mathbf{P}^T \mid \mathbf{I}_{(N-K)\times (N-K)}]$$
(6)

A63-1-(2)-003

เมทริกซ์ H ยังมีความสัมพันธ์กับคำรหัสซึ่งเป็นไปตามสมการที่ (7)

$$\mathbf{H}\mathbf{c}^{T} = \mathbf{H}\mathbf{G}^{T}\mathbf{u}^{T} = \mathbf{0}$$
<sup>(7)</sup>

ความสัมพันธ์ดังกล่าวสามารถใช้ในการตรวจสอบความถูกต้องของคำรหัสที่ได้จากกระบวนการ เข้ารหัส LDPC ที่ภาคส่ง หรือกล่าวอีกนัยหนึ่งคือหากนำเมทริกซ์ H มาคูณกับทรานสโพสเมทริกซ์ (Transpose Matrix) ของคำรหัสแล้วมีค่าเท่ากับ o นั่นคือคำรหัสที่ได้จากกระบวนการเข้ารหัส LDPC มีความถูกต้อง นอกจากนี้ความสัมพันธ์ดังกล่าวยังสามารถนำไปใช้เป็นต้นแบบในการถอดรหัสด้วยวิธี ต่าง ๆ ที่ภาครับได้เช่นกัน

# 2.4.4.3 การประยุกต์ใช้งานรหัสแอลดีพีซีสำหรับช่องสัญญาณข้อมูลในมาตรฐาน release 15 (5G Phase 1)

รหัส LDPC มีบทบาทสำคัญในการสื่อสารยุค 5G โดยได้รับการยอมรับให้เป็นรูปแบบการ เข้ารหัสช่องสัญญาณบนช่องสัญญาณข้อมูลสำหรับการสื่อสารไร้สาย ในการประชุมมาตรฐาน 3GPP ได้ข้อสรุปว่าโครงสร้างเมทริกซ์ฐานของรหัส LDPC ที่ใช้สำหรับการสื่อสารไร้สาย 5G มีลักษณะดังรูป ที่ 2.6 ประกอบด้วยเมทริกซ์ย่อย 5 เมทริกซ์คือ A, B, O, C และ I โดย เมทริกซ์ย่อย A เกี่ยวข้องกับบิตข้อมูล เมทริกซ์ย่อย B เกี่ยวข้องกับบิตพาริตี (Parity Bits) เมทริกซ์ย่อย o เป็นเมท ริกซ์ศูนย์ เมทริกซ์ย่อย C สอดคล้องกับแถว SPC (Single Parity check) และเมทริกซ์ย่อย I เป็น เมทริกซ์เอกลักษณ์ โดยเมทริกซ์ย่อย A และเมทริกซ์ย่อย B รวมกันเรียกว่าเคอร์เนล (Kernel) และ เมทริกซ์ย่อยส่วนอื่น ๆ (O, C และ I) เรียกว่าส่วนขยาย



รูปที่ 2.6 โครงสร้างพื้นฐานเมทริกซ์ฐานของรหัส LDPC ตามมาตรฐาน 5G

2.4.4.3.1 กระบวนการเข้ารหัส LDPC

กระบวนการการเข้ารหัส LDPC สำหรับช่องสัญญาณข้อมูลในมาตรฐาน release 15 เริ่มต้นจากการพิจารณาค่า MCS (Modulation and Coding Scheme) เพื่อให้ทราบอัตรารหัส ที่ต้องใช้ในการเข้ารหัส แล้วทำการเลือกกราฟฐานของรหัส LDPC ซึ่งกราฟฐาน 1 ใช้สำหรับบล็อก ข้อมูลขนาดใหญ่ ( $44 \le K \le 8448$ ) และอัตรารหัสสูงในช่วง ( $1/3 \le R \le 8/9$ ) ในขณะที่กราฟฐาน 2 ใช้ สำหรับบล์ อกข้อมูลขนาดเล็ก ( $20 \le K \le 3840$ ) และอัตรารหัสที่ต่ำในช่วง ( $1/5 \le R \le 10/13$ ) โดยมีเงื่อนไขในการพิจารณาเลือกดังนี้

- 1) กรณีข้อมูลเท่ากับ  $K \le 308$  บิต ใช้กราฟฐาน 2
- 2) กรณีอัตรารหัสเท่ากับ R < 1/4 ใช้กราฟฐาน 2
- 3) กรณีอัตรารหัสเท่ากับ R < 2/3 และขนาดข้อมูล K < 3840 บิต ใช้กราฟฐาน 2
- 4) กรณีอื่น ๆ ใช้ base graph 1

2.4.4.3.2 รายละเอียดกราฟฐาน ของรหัส LDPC

โครงสร้างของรหัส LDPC ในมาตรฐาน release 15 [4] หรือ มาตรฐาน 5G phase 1 แสดงได้โดยใช้เมทริกซ์พาริตีเซ็คกราฟฐาน 1 ดังรูปที่ 2.7 และกราฟฐาน 2 ดังรูปที่ 2.8 ซึ่งมี รายละเอียดของเมทริกซ์ฐานของทั้งกราฟฐาน 1 และกราฟฐาน 2 แสดงดังตารางที่ 2.4 โดยช่องสีขาว คือเมทริกซ์ศูนย์ขนาด Z×Z และช่องสีอื่นๆ คือเมทริกซ์ที่มีการสลับเปลี่ยนแบบเวียนหนุน (Circular Permutation Matrix) ขนาด Z×Z การเลือกค่า Z จากตารางที่ 2.5 สามารถหาได้ตามสมการที่ (8) และ (9)

$$Z = K / 22$$
 สำหรับกราฟฐาน 1 (8)

$$Z = K / 10$$
 สำหรับกราฟฐาน 1 (9)

เมื่อทราบค่า Z แล้วจึงสามารถสร้างเมทริกซ์ที่มีการสลับเปลี่ยนแบบเวียนหนุนได้จากการนำ เมทริกซ์เอกลักษณ์มาดำเนินการหมุนแบบวนกลับ โดยจำนวนครั้งของการหมุนสามารถหาได้ตาม สมการที่ (10)

$$P_{i,j} = V_{i,j} \oplus Z \tag{10}$$

โดยค่า *V<sub>i,j</sub>* หาได้จากตารางที่ 2.5 และ 2.6 โดยขึ้นอยู่กับค่าดัชนีเซต (Set index) และกราฟฐานของ LDPC





ตารางที่ 2.4 รายละเอียดเมทริกซ์ฐาน

รายละเอียดของเมทริกซ์ฐาน	กราฟฐาน 1	กราฟฐาน 2
อัตรารหัส ( <b>R</b> ) ต่ำสุด	1/3	1/5
ขนาดของเมทริกซ์	44×68	42x52
หลักที่เกี่ยวข้องกับบิตข้อมูล	1-22	1-10
หลักที่เกี่ยวข้องกับบิตพาริตี	23-68	11-52
หลักที่เกี่ยวข้องกับบิต puncture	1-2	1-2

ตารางที่ 2.5 รายละเอียดค่า  $k = 0, ..., E_r - 1$ 

ดัชนีเซต (Set index) $E_r$	เซตของขนาดในการขยายกราฟฐาน ( $g_{\scriptscriptstyle k}$ )
0	{2, 4, 8, 16, 32, 64, 128, 256}
1	{3, 6, 16, 24, 48, 96, 192, 384}
2	{5, 10, 20, 40, 80, 160, 320}
3	{7, 14, 28, 56, 112, 224}
4	{9, 18, 36, 72, 144, 288}
5	{11, 22, 44, 88, 176, 352}
6	{13, 26, 52, 104, 208}
7	{15, 30, 60, 120, 240}

H <sub>BG</sub>		$V_{i,j}$									I <sub>BG</sub>	$V_{i,j}$							
Row	Column				Set ind	ex į, «				Row	Row Column Set index index								
index	index i	0	1	2	3	4	5	6	7	index	index i	0	1	2	3	4	5	6	7
-	0	250	307	73	223	211	294	0	135		1	96	2	290	120	0	348	6	138
	1	69	19	15	16	198	118	0	227		10	65	210	60	131	183	15	81	220
	3	159	369	49	91	186	330	0	134	15	18	75	55	184	209	68	176	53	142
	5	100	181	240	74	219	207	0	84		25	179	269	51	81	64	113	46	49
	9	10 59	317	39	0	4 29	243	0	53		3/	64	13	69	154	270	190	U 88	78
	10	229	288	162	205	144	250	0	225		3	49	338	140	164	13	293	198	152
0	11	110	109	215	216	216	339	0	205	16	20	49	289	45	43	99 54	332	160	84
Ů	13	9	357	133	215	115	201	Ő	75		22	154	57	300	101	0	114	182	205
	15	195	215	298	14	233	53	0	135	<u> </u>	38	0	260	257	0	0	0	0	183
	18	190	242	113	141	95	304	0	220		14	164	303	147	110	137	228	184	112
	19	35	180	16	198	216	167	0	90	17	16	59	81	128	200	0	247	30	106
	20	31	346	32	81	261	188	Ő	137		21	144	375	228	4	162	190	155	129
	22	1	1	1	1	1	1	0	1		39	0	0	0	0	0	0	0	0
	0	2	76	303	141	179	77	22	96		12	233	163	294	110	151	286	41	215
	2	239	76	294	45	162	225	11	236	18	13	8	280	291	200	0	246	167	180
	4	117	288	261	46	223	338	124	221		18	155	132	295	143	144	73	68 148	143
	5	71	144	161	119	160	268	10	128		40	0	0	0	0	0	0	0	0
	8	104	331	4	133	202	302	0	92		1	73	213	181	6	0	110	6	1/9
	9	173	178	80	87	117	50	2	56	19	7	72	344	101	103	118	147	166	159
1	11	102	342	300	93	109	253	60	189		10	224	197	41	198	0	258	184	138
	14	109	217	76	79	72	334	0	95		41	0	0	0	0	0	0	0	0
	15	132	99 354	266	9	152	242	6 30	85		3	151	187	301	210	265	89 65	6 12	187
	17	155	114	83	194	147	133	0	87	20	9	217	264	40	121	90	155	15	203
	21	255	331	260	31	156	9	168	163 216	2.0	22	47	341 59	130	214	228	244	5 30	167
	22	0	0	0	0	0	0	105	0		42	0	0	0	0	0	0	0	0
	23	0	0	0	0	0	0	0	0		1	249	205	79	192	64 46	264	6 86	197
	0	106	205	68	207	258	226	132	189	21	16	109	328	132	220	266	346	96	215
	2	111	328	80	203	167 220	35 213	21	4 225		20	131	213 97	283	50 106	9	143	42	216
	4	63	332	280	176	133	302	180	151		43	0	0	0	0	0	0	0	0
	6	93	256	227	180	243	265	4 149	236		12	142	30	20	0	189	157	44 58	47
	7	229	267	202	95	218	128	48	179	22	13	188	233	55	3	72	236	130	126
	9	95	63	71	153	63	237	38 122	92 24		44	158	0	316	148	257	0	131	1/8
2	10	39	129	106	70	3	127	195	68		1	156	24	249	88	180	18	45	185
	13	225	200	295	214	229	286	155 28	6 101	23	10	14/	89 61	133	203	0	181	18	127
	15	225	53	301	77	0	125	85	33		18	152	27	105	122	165	304	100	199
	1/	245	240	184 246	198	216	131	4/	96 125		45	112	298	289	49	236	38	9	32
	19	251	205	230	223	200	210	42	67		3	86	158	280	157	199	170	125	178
	20	0	13	276	90	234	0	66	230	24	4	116	339	110	64 193	266	249	28	156
	25	0	0	0	0	0	0	0	0		22	222	234	281	124	0	194	6	58
	1	89	87	220	201	18/	97	4	23		46	23	72	172	1	205	279	4	27
	3	84	0	30	165	166	49	33	162		6	136	17	295	166	0	255	74	141
	4	20	275	197 61	45	108 82	279	113 49	220	25	14	116	383	96 46	65 81	0	111 54	16 28	11
	7	131	153	175	142	132	166	21	186		47	0	0	0	0	0	0	0	0
	10	243	56 132	79 281	34	197 41	91	6 151	96		2	243	/1 81	270	107	0	325	21	163
	11	86	305	303	155	162	246	83	216	26	4	215	76	318	212	0	226	192	169
3	12	246	231	253	213	57	269	154 87	22		15 48	61	136	67	127	277	99	197	98
	14	211	212	53	69	115	185	5	167		1	25	194	210	208	45	91	98	165
	16	240	304	28	96	242	249	92	200	27	6	104	194	29	141	36	326	22	232
	18	244	271	77	99	0	143	120	235		49	0	0	0	0	0	0	0	0
	20	144	39 357	319 68	30	113	121	2	172 219		0	128	222	11 293	146	275	102	4	32
	22	1	1	1	1	1	1	0	1	28	19	181	244	50	217	155	40	40	200
	25	0	0	0	0	0	0	0	0		21	63 0	274	234	114	62	167	93	205
4	1	102	181	205	10	235	256	204	211		1	86	252	27	150	0	273	92	232
	26	0	0	0	0	0	0	0	0	20	14	236	5	308	11	180	104	136	32
	1	236	14	292	59	181	130	100	 171	25	25	6	78	29	68	42	107	6	103
5	3	194	115	50	86	72	251	24	47		51	0	0	0	0	0	0	0	0
	16	28	241	201	182	254	295	207	210	30	10	73	229	23	130	90	16	88	199

ตารางที่ 2.6 รายละเอียดค่า V<sub>i,j</sub> สำหรับกราฟฐาน 1 ของ LDPC

$\mathbf{H}_{BG}$ $V_{i,j}$					$\mathbf{H}_{\mathrm{BG}}$ $V_{i,j}$														
Row	Column				Set ind	ex i <sub>IS</sub>				Row	Column				Set ind	ex i <sub>IS</sub>			
index	j	0	1	2	3	4	5	6	7	i	j	0	1	2	3	4	5	6	7
	21	123	51	267	130	79	258	161	180		13	120	260	105	210	252	95	112	26
	27	0	0	0	0	0	0	0	0		52	0	0	0	0	0	0	0	0
	0	183	278	289	158	80	294	6	199		1	95	100	222	175	144	101	4	73
	10	22	257	293	113	169	330	163	22	31	22	172	215	66	49	166	297	125	175
C	11	67	351	13	21	90	99	50	100		25	61	256	162	128	19	222	194	108
0	17	11	253	302	51	177	150	24	207		0	221	102	210	192	0	351	6	103
	18	157	18	138	136	151	284	38	52	22	12	112	201	22	209	211	265	126	110
	20	0	0	0	0	0	0	0	0	32	24	121	287	217	30	162	83	20	211
	0	220	9	12	17	169	3	145	77		54	0	0	0	0	0	0	0	0
	4	159	316	207	104	154	224	112	209		2	187	8	20	49	0	304	30	132
7	7	31	333	50	100	184	297	153	32	33	11	41	361	140	161	76	141	6	172
	14	107	114	76	158	164	39	76	18		55	0	0	0	0	0	0	0	0
	29	0	0	0	0	0	0	0	0		0	127	230	187	82	197	60	4	161
	1	4	179	133	95	0	75	2	105	34	15	164	202	5	68	108	112	197	142
	3	7	165	130	4	252	22	131	141		17	159	312	44	150	0	54	155	180
8	16	102	39	296	204	98	224	96	177		1	161	320	207	192	199	100	4	231
0	19	164	224	110	39	46	17	99	145	35	6	197	335	158	173	278	210	45	174
	21	241	67	205	44	230	314	35	153	55	22	103	266	285	187	205	268	185	145
	24	90	170	154	201	54	244	116	38		57	0	210	0	0	0	0	0	0
	0	103	366	189	9	162	156	6	169		14	105	313	179	157	16	155	200	207
	1	182	232	244	37	159	88	10	206	36	15	51	297	178	0	0	35	177	42
	11	21	133	286	105	134	111	53	221		58	0	0	0	0	0	0	0	0
9	13	142	57 303	151	89	45	92	201	17		1	198	269	298	81	72	319	82	59
	18	61	63	135	109	76	23	164	92	37	23	122	115	115	138	0	85	135	161
	20	216	82	209	218	209	337	173	205		59	0	0	0	0	0	0	91	0
	1	98	101	14	82	178	175	126	116	20	9	151	177	179	90	0	196	64	90
	2	149	339	80	165	28	253	77	151	38	10	157	289	64	73	0	209	198	26
10	7	160	111	75	19	267	231	16	230		60	0	0	0	0	0	0	0	0
	8	49	383	161	194	234	49 267	12	115 84		1	173	258	102	12	153	236	4	115
	32	0	0	0	0	0	0	0	0	39	7	149	346	192	49	165	37	109	168
	0	77 41	48	16	52	23	25	184	45		19 61	0	297	208	114	117	272	188	52
	12	83	8	290	2	274	200	123	134		0	157	175	32	67	216	304	10	4
11	21	182 78	47	289	35	273	351	16	1 152	40	8	137	37	80	45 96	144	237	84	103 30
	22	252	334	43	84	39	338	109	165		62	0	0	0	0	0	0	0	0
	23	22	115	280	201	26	192	124	107		1	167	52 314	154	23	0	123	2	53 189
	0	160	77	229	142	225	123	6	186	41	9	139	139	124	60	0	25	142	215
	1 10	42	186	235	1/5	244	21/ 142	20	215 124		63	151	288	207	167	183	0	128	24
12	11	32	232	48	3	151	110	153	180		0	149	113	226	114	27	288	163	222
	13	234	50	105 52	28	238	1/6	207	98 80	42	4 24	15/	14 218	65 126	91 78	0 35	83	10	1/0
	34	0	0	0	0	0	0	0	0		64	0	0	0	0	0	0	0	0
	3	248	313	39	81 56	231	251	52	220		1 16	151	113	69	206	52 243	210	163	127
13	7	151	266	303	72	216	265	1	154	43	18	173	114	176	134	0	53	99	49
	20	185 62	115 370	160 37	21/	47	94 81	16 46	1/8		65	139	168	102	161	270	167	98	125
	35	0	0	0	0	0	0	0	0		0	139	80	234	84	18	79	4	191
	12	206	248	78 299	14	186	322	202	124	44	9	15/	/8 163	227	4	0	244 293	6 142	211 187
	15	206	137	54	211	253	277	118	182		22	173	274	260	12	57	272	3	148
14	17	12/	347	01 179	51	0	66	130	95 72		1	149	135	101	184	0 168	82	181	177
	21	229	12	258	43	79	78	2	76	45	6	151	149	228	121	0	67	45	114
15	36	40	241	229	90	170	176	173	39		67	0	0	0	29	0	235	0	93

$\mathbf{H}_{\mathrm{BG}}$					$V_{i}$	i, j				H	I <sub>BG</sub>	$V_{i,j}$							
Row	Column		Set index i <sub>LS</sub>								Column				Set ind	ex i <sub>re</sub>			
index	index i	0	1	2	3	4	5	6	7	index i	index j	0	1	2	3	4	5	6	7
	0	9	174	0	72	3	156	143	145	16	26	0	0	0	0	0	0	0	0
	1	117	97	0	110	26	143	19	131		1	254	158	0	48	120	134	57	196
	3	204	66	0	181	35	3	165	21	17	5 11	124	9	109	206	65	62	142	1/5
0	6	189	71	0	95	115	40	196	23		12	64	6	18	2	42	163	35	218
	9	205	0	0	8	127	123	13	112		0	220	U 186	0	68	17	173	129	128
	11	0	0	0	0	0	0	0	0	18	6	194	6	18	16	106	31	203	211
	0	167	27	137	53	19 94	17	18 27	142		7	50	46	86 0	156	142	22	140	210
	4	253	48	0	115	104	63	3	183		0	87	58	0	35	79	13	110	39
	5	125	92	0	156	66	1	102	27	19	1	20	42	158	138	28	135	124	84
1	7	156	187	0	200	98	37	103	23		29	0	0	0	0	0	0	0	0
	8	224	185	0	29	69	171	14	9		1	26	76	0	6	2	128	196	117
	11	0	0	0	0	0	0	0	0	20	4	29	153	104	141	78	173	114	6
	12	0	0	0	0	0	0	0	0		30	0	0	0	0	0	0	0	0
	1	114	25	20 94	152	95	98	126	31		8	42	175	17	43	75	166	122	13
	3	44	117	99	46	92	107	47	3	21	13	210	67	33	81	81	40	23	11
2	4	52 240	110	9	191 91	110	82	183	53		31	222	20	0	0 49	0 54	0	202	0
	10	1	1	1	0	1	1	1	0	22	2	63	52	4	1	132	163	126	44
	12	0	0	0	0	0	0	0	0		32	23	0	0	0	0 68	0	0 52	0
	1	8	136	38	185	120	53	36	239	23	3	235	86	75	54	115	132	170	94
	2	58	175	15	6	121	174	48	171	23	5	238	95 0	158	134	56 0	150	13	111
	5	104	72	146	124	4	127	111	110		1	46	182	0	153	30	113	113	81
3	6	209	123	12	124	73	17	203	159	24	2	139	153	69	88	42	108	161	19
	8	54 18	28	53	156	128	17	191	43		34	0	04	0	0	0	0	0	0
	9	128	186	46	133	79	105	160	75	25	0	228	45	0	211	128	72	197	66
	10	0	0	0	0	0	0	0	0	25	35	156	21	65 0	94	63 0	136	194	95
	0	179	72	0	200	42	86	43	29		2	29	67	0	90	142	36	164	146
4	1	214	29	136	16	24	67 83	27	140	26	12	143	137	100	6 221	28	38	49	66 190
	14	0	0	0	0	0	0	0	0		13	122	85	7	6	133	145	161	86
	0	231	10	0	185	40	79	136 49	121 41		36	0	0	0	0 27	0	0 42	0	0 64
5	5	194	121	142	170	84	35	36	169	27	6	151	50	32	118	10	104	193	181
	7	159	80 48	141 64	219	137	103	132 62	88 207		37	0	0	0	216	0	0	0	0
	15	0	0	0	0	0	0	0	0	28	2	101	111	126	212	77	24	186	144
	0	228	92	0	123	109	47	7	137	20	5	135	168	110	193	43	149	46	16
6	7	45	100	99	31	107	10	198	172		0	18	110	Ő	108	133	139	50	25
Ŭ	9	28	49	45	222	133	155	168	124	29	4	28	17	154	61	25	161	27	57
	16	0	0	0	0	0	0	0	0		2	71	120	0	106	87	84	70	37
	1	129	80	0	103	97	48	163	86	20	5	240	154	35	44	56	173	17	139
7	7	147	16	148	105	35	24	143	87	50	9	84	52	134	176	70	29	6	17
	11	3	102	96	150	108	47	107	172		40	0	0	0	0	0	0	0	0
	17	0	0	0	0	0	0	0	0	31	13	100	5 170	20	182	139	148	189	46
	0	142	118	0	147	70	53	101	176		41	0	0	0	0	0	0	0	0
8	12	230	152	87	43	88	161	22	225	22	5	44	04 8	20	21	32 89	73	0	1/9
	18	0	0	0	0	0	0	0	0	32	12	166	17	122	110	71	142	163	116
	8	203	28 132	97	30	97 40	104	27	238		42	132	U 165	0	71	135	105	U 163	46
9	10	61	185	51	184	24	99	205	48	33	7	164	179	88	12	6	137	173	2
	11	247	1/8	85 0	83	49	64 0	81 0	68 0		10	235	124	13	109	2	29	1/9	106
	0	11	59	0	174	46	111	125	38		0	147	173	0	29	37	11	197	184
10	1	185	22	17	150	41	25	60 177	217	34	12	85	177	19 78	201	25	41	191	135
10	7	117	52	20	56	96	23	51	232		44	0	0	0	0	0	0	0	0
	20	0	0	0	0	0	0 91	0	0	35	1	57	77	0	91	60 137	126	157	85
	7	236	92	7	138	30	175	29	214		11	63	18	6	55	93	172	181	175
11	9	210	174	4	110	116	24	35	168		45	0	0	0	0	0	0	0	0
	21	90 0	0	2	99	04	141	8 0	51	20	2	38	∠5 151	63	175	121	154	197	1/8
	1	63	39	0	46	33	122	18	124	36	7	154	170	82	83	26	129	179	106
12	3	111	93 11	113 48	217	122	11 4	155 49	122	2	46	219	0	0	0 40	0 97	0	0	0
	22	0	0	0	0	0	0	0	0	37	13	151	31	144	12	56	38	193	114
13	0	83	49	0	37	76	29	32	48		47	0	0	0	0	0	0	0	0
13	8	38	35	102	143	62	27	95	167	38	5	66	151	93	97	70	7	173	41

ตารางที่ 2.7 รายละเอียดค่า V<sub>i, j</sub> สำหรับกราฟฐาน 2 ของ LDPC

H	I <sub>BG</sub>	$V_{i,j}$								$\mathbf{H}_{BG}$ $V_{i,j}$									
Row index	Column index		Set index i <sub>LS</sub>								Column index	Set index i <sub>LS</sub>							
i	j	0	1	2	3	4	5	6	7	i	j	0	1	2	3	4	5	6	7
	13	222	166	26	140	47	127	186	219		11	38	190	19	46	1	19	191	105
	23	0	0	0	0	0	0	0	0		48	0	0	0	0	0	0	0	0
	1	115	19	0	36	143	11	91	82		0	239	93	0	106	119	109	181	167
	6	145	118	138	95	51	145	20	232	30	7	172	132	24	181	32	6	157	45
14	11	3	21	57	40	130	8	52	204	- 39	12	34	57	138	154	142	105	173	189
	13	232	163	27	116	97	166	109	162		49	0	0	0	0	0	0	0	0
	24	0	0	0	0	0	0	0	0		2	0	103	0	98	6	160	193	78
	0	51	68	0	116	139	137	174	38	40	10	75	107	36	35	73	156	163	67
15	10	175	63	73	200	96	103	108	217	40	13	120	163	143	36	102	82	179	180
15	11	213	81	99	110	128	40	102	157		50	0	0	0	0	0	0	0	0
	25	0	0	0	0	0	0	0	0		1	129	147	0	120	48	132	191	53
	1	203	87	0	75	48	78	125	170	41	5	229	7	2	101	47	6	197	215
16	9	142	177	79	158	9	158	31	23	41	11	118	60	55	81	19	8	167	230
	11	8	135	111	134	28	17	54	175		51	0	0	0	0	0	0	0	0
	12	242	64	143	97	8	165	176	202										

#### 2.4.5 การปรับอัตรารหัส (Rate Matching)

การปรับอัตรารหัส (Rate matching) คือกระบวนการปรับขนาดคำรหัสให้มีขนาดเท่ากับ ขนาดบล็อกการขนส่ง (Transport Block) สำหรับ downlink และ uplink เนื่องจากในมาตรฐาน 5G ได้มีการนำเทคนิค Incremental Redundancy - Hybrid Automatic Repeat request (IR-HARQ) [7] มาใช้งานในการแก้ไขความผิดพลาด (Correct Errors) ในการส่งข้อมูลระหว่างโหนด และ ตัวอุปกรณ์ของผู้ใช้งาน (User' s Device) เมื่อตัวอุปกรณ์ได้มีการร้องขอให้ส่งข้อมูลใหม่โหนดจะมี การส่งข้อมูลเฉพาะในส่วนบิตพาริตีที่เพิ่มขึ้นไปให้ตัวอุปกรณ์ได้มีการร้องขอให้ส่งข้อมูล แต่เนื่องจาก ปัญหาในเรื่องของขนาดบัฟเฟอร์กระบวนการ HARQ ที่จำกัด กระบวนการปรับอัตรารหัสจึงเป็น เทคนิคที่ถูกนำมาใช้งานในการแก้ปัญหานี้ โดยจำเป็นต้องประมาณค่าทรูพุตสูงสุด (Maximum Throughput) ซึ่งสามารถคำนวณได้ดังนี้

กรณี  $j \leq C' - \operatorname{mod} G / N_L \cdot Q_m, C' - 1$ 

$$E_r = N_L \cdot Q_m \cdot \left\lfloor \frac{G}{N_L \cdot Q_m \cdot C'} \right\rfloor$$
(11)

กรณีอื่น ๆ

$$E_r = N_L \cdot Q_m \cdot \left[ \frac{G}{N_L \cdot Q_m \cdot C'} \right]$$
(12)

เมื่อ

j คือหมายเลขของบล็อกจากการแบ่งส่วนข้อมูล (Segmentation)

- *E*<sub>r</sub> คือความยาวเอาต์พุตของการปรับอัตรารหัส (Rate Matching)
- N<sub>L</sub> คือลำดับของชั้นการขนส่ง (Transport layer) มีค่าเป็น 1, 2, 3 หรือ 4

- *Q<sub>m</sub>* คือลำดับการมอดูเลต มีค่า 1 สำหรับ BPSK, ค่า 2 สำหรับ QPSK, ค่า 4
   สำหรับ 16-QAM, ค่า 6 สำหรับ 64-QAM หรือ ค่า 8 สำหรับ 256-QAM
- *G* คือจำนวนบิตทั้งหมดที่สามารถใช้ได้สำหรับการส่งของบล็อกการขนส่ง
- C' คือจำนวนบล็อกทั้งหมดที่ผ่านการแบ่งส่วนข้อมูล

การปรับอัตรารหัสสำหรับรหัส LDPC ตามมาตรฐาน 5G จะมีการกำหนดค่า Redundancy Version (*rv*) ซึ่ง *rv* จะมีความสอดคล้องกับตำแหน่งคอลัมน์ของกราฟฐาน โดยกราฟฐานจะถูกแบ่ง ออกเป็น 4 ส่วนโดยไม่รวมบิต puncture ใน 2 คอลัมน์แรก บิตข้อมูลที่ส่งออกจะประกอบไปด้วย เอาต์พุตการเข้ารหัสเริ่มต้นจากตำแหน่งคอลัมน์ดังรูปที่ 2.9 โดยสามารถคำนวณตำแหน่งคอลัมน์ เริ่มต้น (*k*<sub>0</sub>) ของแต่ละ *rv* ได้จากตารางที่ 2.8 ตามค่าของ *rv<sub>id</sub>* และกราฟฐานของ LDPC



รูปที่ 2.9 การปรับอัตราสำหรับรหัส LDPC ตามมาตรฐาน 5G

	k	0
rv <sub>id</sub>	กราฟฐาน 1	กราฟฐาน 2
0	0	0
1	$\left\lfloor \frac{17N_{cb}}{66Z_c} \right\rfloor Zc$	$\left\lfloor \frac{13N_{cb}}{50Z_c} \right\rfloor Zc$
2	$\left\lfloor \frac{33N_{cb}}{66Z_c} \right\rfloor Zc$	$\left\lfloor \frac{25N_{cb}}{50Z_c} \right\rfloor Zc$
3	$\left\lfloor \frac{56N_{cb}}{66Z_c} \right\rfloor Zc$	$\left\lfloor \frac{43N_{cb}}{50Z_c} \right\rfloor Zc$

ตารางที่ 2.8 ตำแหน่งเริ่มต้น  $k_0$  ของ rv ที่แตกต่างกัน

เมื่อ *rv<sub>id</sub>* คือหมายเลข *rv* สำหรับการส่งข้อมูลมีค่าเป็น 0, 1, 2 หรือ 3

 $k_0$ คือตำแหน่งเริ่มต้นในการส่งในแต่ละ rv

การส่งครั้งแรกจะต้องเริ่มต้นด้วย *rv*<sub>0</sub> ซึ่งคือตำแหน่งคอลัมน์ที่ 3 โดยในการส่งข้อมูลซ้ำแต่ ละครั้งอาจมีคอลัมน์ที่ทับซ้อนกันหรือไม่มีก็ได้ หากความยาวการส่งเริ่มต้นจากตำแหน่งคอลัมน์ของ *rv* ขนาดของเมทริกซ์ตรวจสอบพาริตี ดังนั้นการส่งข้อมูลดังกล่าวจะรวมเอาต์พุตการเข้ารหัสของ คอลัมน์ก่อนหน้าโดยไม่รวมบิต Puncture 2 คอลัมน์แรก

## 2.4.6 การแทรกสลับบิต (Bit Interleaving)

เทคนิคการแทรกสลับ (interleaving) [8] คือการป้องกันความผิดพลาดของข้อมูลที่ส่งไปบน ช่องสัญญาณด้วยกระบวนการสลับบิตหรือไบต์ข้อมูลที่ภาคส่ง หากมีสัญญาณรบกวนเกิดขึ้นบน ช่องสัญญาณเป็นผลให้ข้อมูลที่ส่งนั้นมีความผิดพลาดติดกัน เมื่อทำกระบวนการแทรกสลับบิตกลับ (De-Interleaving) จะทำให้บิตผิดพลาดที่ติดกันมีการกระจายตัวออก



รูปที่ 2.10 ตัวอย่างวิธีแทรกสลับบิต

หลักการของการแทรกสลับบิต [9] คือจะแบ่งบิตข้อมูลออกเป็นบล็อกย่อย ๆ ขนาด *r×c* บิต โดย *r* คือ จำนวนแถว และ *c* คือ จำนวนคอลัมน์ จากนั้นก็จะทำการสลับตำแหน่งของแต่ละบิต ภายในบล็อกเดียวกันก่อนการส่งออก โดยอาศัยวิธีการคือ นำข้อมูลที่จะส่งมาเขียนลงใน หน่วยความจำทีละแถวตามลำดับของข้อมูลที่เข้ามาจนครบหนึ่งบล็อก จากนั้นทำการอ่านข้อมูลใน แนวตั้งเพื่อส่งออกทีละคอลัมน์จนหมด ดังที่แสดงในรูปที่ 2.10 และเมื่อบิตข้อมูลเหล่านี้ถึงที่ภาครับ แล้วก็จะทำการสลับตำแหน่งของบิตให้กลับเป็นปกติโดยอาศัยกระบวนการที่กลับกันกับที่ภาคส่งดัง ตัวอย่างรูปที่ 2.11 โดยข้อมูลที่จะส่งถูกแบ่งออกเป็นบล็อกขนาด 5 x 3 บิต หลังจากที่ได้ทำการอิน เทอร์ลีฟ ลำดับการส่งบิตข้อมูลจี่จะส่งถูกแบ่งออกเป็นบล็อกขนาด 5 x 3 บิต หลังจากที่ได้ทำการอิน เทอร์ลีฟ ลำดับการส่งบิตข้อมูลจะแตกต่างไปจากข้อมูลเดิม สังเกตว่าถึงแม้บิตข้อมูลเหล่านี้จะได้รับ ผลกระทบจากความผิดพลาดแบบเบริสต์ (Burst Error) เนื่องจากความไม่เป็นอุดมคติของ ช่องสัญญาณ อย่างไรก็ตามเมื่อข้อมูลมาถึงภาครับจะมีการแทรกสลับบิตกลับเพื่อให้บิตข้อมูลมีลำดับ ที่ถูกต้องเหมือนเดิม หมายเหตุว่ากระบวนการแทรกสลับบิตจะสามารถทำให้ความผิดพลาดมีการ กระจายตัวตลอดทั้งบล็อกข้อมูลในรูปแบบที่ต่างไปจากเดิม ซึ่งการกระจายของความผิดพลาดนี้ช่วย ทำให้ระบบไม่ต้องอาศัยวิธีการเข้ารหัสที่มีจีดความสามารถในการแก้บิตที่ผิดพลาดที่สูงนัก



ความผิดพลาดได้รับการกระจายออกจากัน

รูปที่ 2.11 ตัวอย่างการแทรกสลับบิตและการแทรกสลับบิตกลับ

ในรหัส LDPC สำหรับมาตรฐาน 5G [10] กระบวนการแทรกสลับบิตถูกนำไปใช้หลังจากการ เลือกบิตในการส่งซึ่งทำโดยการแทรกระหว่างแถวและคอลัมน์ดังรูปที่ 2.12 ซึ่งขนาดแถวขึ้นอยู่กับ ลำดับการมอดูเลต 4/16/64/256 ของการมอดูเลตเชิงตัวเลขทางขนาดและเฟส (Quadrature Amplitude Modulation: QAM)



รูปที่ 2.12 กระบวนการแทรกสลับบิตสำหรับรหัส LDPC ตามมาตรฐาน 5G

# 2.4.7 การต่อเรียงบล็อกรหัส (Code Block Concatenation)

การต่อเรียงบล็อกรหัสประกอบไปด้วยการต่อเรียงบล็อกรหัสเอาต์พุตที่ได้จากการปรับอัตรา รหัสซึ่งมีการทำงานโดยจะกำหนดให้ลำดับอินพุตบิตสำหรับกระบวนการต่อเรียงบล็อกรหัสคือลำดับ  $f_{rk}$ สำหรับ r = 0, ..., C - 1 และ  $k = 0, ..., E_r - 1$  เมื่อ  $E_r$  คือจำนวนบิตหลังมีการปรับอัตรารหัส แล้วสำหรับบล็อกรหัสลำดับที่ r จะได้ลำดับเอาต์พุตของบิตจากกระบวนการต่อเรียงบล็อกรหัสคือ ลำดับ  $g_k$  สำหรับ k = 0, ..., G - 1

## 2.5 รายละเอียดการเข้ารหัสช่องสัญญาณชนิด Polar codes มาตรฐาน 5G

## 2.5.1 ภาพรวมการเข้ารหัสโพลาร์มาตรฐาน 5G

โครงการนี้จะพัฒนาการเข้ารหัสโพลาร์มาตรฐาน 5G ตามเอกสาร 3GPP 38.212 [1] โดย การเข้ารหัสช่องสัญญาณควบคุมจะมีความแตกต่างกันในกรณีช่องสัญญาณ downlink และ uplink ดังรูปที่ 2.13 และสามารถสรุปค่าพารามิเตอร์ของรหัสโพลาร์ในมาตรฐาน 5G [11]



รูปที่ 2.13 กระบวนการเข้ารหัสโพลาร์ในมาตรฐาน 5G

จากรูปที่ 2.13 กระบวนการเข้ารหัสในกรณีช่องสัญญาณ uplink จะมีกระบวนการที่เพิ่มเติม จากกรณีช่องสัญญาณ downlink และกรณีช่องสัญญาณ downlink จะมีกระบวนการแทรกสลับ CRC เข้ามา โดยกระบวนการที่เหมือนกันทั้งสองกรณีจะมีกระบวนการทำงานที่คล้ายกัน กระบวนการ เข้ารหัสจะเข้ารหัสตามเงื่อนไขของค่าพารามิเตอร์ต่าง ๆ ตามจำนวนข้อมูลที่นำมาเข้ารหัสและ ประเภทช่องสัญญาณ พารามิเตอร์ที่สำคัญประกอบด้วย

 ความยาวเพย์โหลดขาเข้า A จะถูกกำหนดจากข้อมูลที่ต้องการเข้ารหัสช่องสัญญาณจาก การสื่อสารชั้นบน มีความยาวสูงสุด A ≤ 1706

2) ความยาวบิต CRC 
$$L$$
 ตามมาตรฐานได้กำหนดพหุนาม CRC ไว้ดังนี้  
 $g_{24A}(x) = x^{24} + x^{23} + x^{18} + x^{17} + x^{14} + x^{11} + x^{10} + x^7 + x^6 + x^5 + x^4 + x^3 + x$   
 $g_{24B}(x) = x^{24} + x^{23} + x^6 + x^5 + x + 1$   
 $g_{24C}(x) = x^{24} + x^{23} + x^{21} + x^{20} + x^{17} + x^{15} + x^{13} + x^{12} + x^8 + x^4 + x^2 + x + 1$   
 $g_{16}(x) = x^{16} + x^{12} + x^5 + 1$   
 $g_{11}(x) = x^{11} + x^{10} + x^9 + x^5 + 1$ 

$$g_6(x) = x^6 + x^5 + 1$$

A63-1-(2)-003

x+1

โดยพหุนามที่ใช้กับรหัสโพลาร์ในช่องสัญญาณ UCI คือพหุนาม  $g_6$  ที่ความยาว L=6 และ  $g_{11}$  ที่ ความยาว L=11 และช่องสัญญาณ DCI คือพหุนาม  $g_{24C}$  ที่ความยาว L=24

3) code dimension K คือจำนวนบิตที่ทำการเข้ารหัสโพลาร์ สามารถประกอบไปด้วยบิต ข้อมูล บิต CRC รวมถึงบิตพาริตี โดยที่ K < N

4) ความยาวคำรหัสแม่ (mother code length)  $N=2^n$  ซึ่งเป็นข้อจำกัดความยาวคำรหัส ของการเข้ารหัสโพลาร์ โดยค่า n ที่จะใช้งานจะถูกคำนวณโดยสมการที่ 13

$$n = \max(\min(n_1, n_2, n_{\max}), n_{\min})$$
(13)

โดยที่  $n_{\min}$  และ  $n_{\max}$  คือขอบเขตเลขชี้กำลังล่างและบนตามลำดับ สำหรับช่องสัญญาณ downlink  $n_{\min} = 5$  และ  $n_{\max} = 9$  สำหรับช่องสัญญาณ uplink  $n_{\min} = 5$  และ  $n_{\max} = 10$  สำหรับ  $n_1$  ถือ เป็นขอบเขตที่มีเงื่อนไขตามการปรับอัตรารหัสและ  $n_2$  เป็นขอบเขตที่มีเงื่อนไขตามอัตรารหัสต่ำสุด และค่า K คือจำนวนบิตก่อนการเข้ารหัสดังสมการที่ 14 และ 15

$$n_{1} = \begin{cases} \lfloor \log_{2} E \rfloor & \text{หาก } E \leq (9/8) \cdot 2^{(\lfloor \log_{2} E \rfloor)} \text{ และ} \\ \lceil \log_{2} E \rceil & K/E < 9/16 & (14) \\ \vdots & \vdots & \eta \\ n_{2} = \lceil \log_{2} \left( K/R_{\min} \right) \rceil & \text{โดยที่ } R_{\min} = 1/8 & (15) \end{cases}$$

5) ความยาวคำรหัส E คือความยาวคำรหัสหลังการปรับอัตรารหัสจากความยาวคำรหัสแม่ N ให้ได้อัตรารหัส R ที่ต้องการ มีความยาวสูงสุด  $E \leq 8192$  หากความยาวคำรหัส E < N คำ รหัสแม่จะถูกทำการพังก์เซอร์ (puncturing) หรือการซ็อตเทน (shortening) หาก E > N คำรหัส แม่บางบิตจะถูกส่งซ้ำ ในกระบวนการปรับอัตรารหัส ความยาวคำรหัส E ที่ถูกกำหนดจากในการ สื่อสารชั้นถัดไป

 อัตรารหัส R = A/E คืออัตราส่วนระหว่างความยาวเพย์โหลดขาเข้าต่อความยาวคำรหัส ที่ผ่านการปรับอัตรารหัส

7) ความยาวเพย์โหลดขาออก *G* เป็นความยาวของบิตหลังผ่านกระบวนเข้ารหัส ช่องสัญญาณทั้งหมด สามารถมีความยาวได้เท่ากับหรือมากกว่าความยาวคำรหัส *E* ตามประเภท ช่องสัญญาณการสื่อสาร บิตหลังผ่านกระบวนเข้ารหัสช่องสัญญาณทั้งหมดจะถูกบรรจุใส่เพย์โหลด เพื่อผ่านระบบการสื่อสารต่อไป 8) ความยาวบิตที่ตัดออก U สำหรับการปรับอัตรารหัสในกรณีการพังก์เชอร์และการ ช็อตเทน

9) ความยาวตำแหน่งบิตแช่แข็งสำหรับการปรับอัตรารหัส สำหรับวิธีการพังก์เชอร์จะมีความ
 ยาว T และวิธีการซ็อตเทนจะมีความยาว U เท่ากับความยาวบิตที่ตัดออก

10) ความยาวบิตข้อมูลและบิตแช่แข็งจะแทนด้วย  $|Q_I|$  และ  $|Q_F|$  ตามลำดับ และให้  $n_{PC}$ คือความยาวบิตพาริตี

ประเภทช่องสัญญาณและการเข้ารหัสช่องสัญญาณที่ใช้งานสามารถสรุปได้ดังตารางที่ 2.9 ค่าพารามิเตอร์ที่แตกต่างกันในแต่ละช่องสัญญาณสามารถสรุปได้ดังตารางที่ 2.10

ช่องสัญญาณข้อมูล (transport channel: TrCH)	การเข้ารหัสช่องสัญญาณ
uplink shared channel (UL-SCH)	
downlink shared channels (DL-SCH)	low-density parity-check (LDPC) code
paging channel (PCH)	
broadcast channel (BCH)	polar code
ช่องสัญญาณควบคุม (control	การเข้าระหัสช่องสักเกเากเ
information: CI)	
downlink control information (DCI)	
uplink control information (UCI)	potar code
	block code

ตารางที่ 2.9 การเข้ารหัสช่องสัญญาณของแต่ละประเภทช่องสัญญาณ

			UCI			DCI	BCH
		A	≥ 20	12 ≤ 4	<b>4</b> ≤ 19		
		$(A \ge 1013) \lor$	(A < 360) ∨	E 4 < 175	E 4 175		
เลขชี้กำลัง		$(A \ge 360 \land G \ge 1088)$	$(A < 1013 \land G < 1088)$	$E-A \leq 1/5$	E - A > 1/5		
สูงสุดความ	<i>n</i>		10			9	)
ยาวรหัสแม่	max						
ตัวบ่งชี้การ							
แทรกสลับ CRC	$I_{IL}$		0			1	
ตัวบ่งชี้การ							
แทรกสลับ	$I_{PH}$		1			C	)
บิตรหัส	BIL		Γ				
ตัวบ่งชี่การ							
แบงยอย บล็อกรหัส	I <sub>seg</sub>	1		0		C	)
ความยาวเพย์							
โหลดขาออก	G	16384		8192		8192	864
สูงสุด	max						
ความยาวเพย์ ~					_		
เหลดขาออก ต่ำสด	$G_{\min}$	2	31	1	8	25	864
ความยาวเพย์							
โหลดขาเข้า	$A_{\max}$		1706			140	32
สูงสุด							
ความยาวเพย้ โหลดขวเข้ว			10			1	20
ต่ำสุด	$A_{\min}$		12			I	52
ความยาวบิต			1		,	2	4
CRC	L			(	)	24	4
ความยาวบิต					_		
พาร์ต์	$n_{PC}$		0		3	C	)
ความยาวบิต							
พาริตี							
ตรวจสอบ	147999		0	0	1	0	h
โดยเลือกจาก	$n_{PC}^{*m}$		0	U	T		,
นำหนักแถวที							
ଜାଂଶ୍ୱର							

ตารางที่ 2.10 พารามิเตอร์และขอบเขตของรหัสโพลาร์สำหรับช่องสัญญาณต่าง ๆ ในมาตรฐาน 5G

#### 2.5.2 การแบ่งย่อยบล็อกรหัส

การแบ่งย่อยบล็อกรหัสเป็นการแบ่งย่อยข้อมูลเพย์โหลด **a** ออกเป็น 2 ส่วนและทำการ เข้ารหัสแยกกัน เพื่อไม่ให้เกิดความซับซ้อนในการเข้ารหัสมากเกินไป (เกิดจากความยาวข้อมูล) กรณีช่องสัญญาณ UCI และมีเงื่อนไขว่า  $(A \ge 360 \land E \ge 1088) \lor A \ge 1013$  กระบวนนี้ จะทำงานและกำหนดตัวบ่งชี้การแบ่งย่อยบล็อกรหัส  $I_{seg} = 1$  นอกจากนั้นกำหนดให้  $I_{seg} = 0$ เวกเตอร์ **a** ความยาว A จะถูกแบ่งเป็น 2 เวกเตอร์ **a**' ความยาว A' = A/2 หากความยาว Aเป็นจำนวนคี่ **a**' ส่วนแรกจะแบ่ง  $\lfloor A/2 \rfloor$  บิตแรกจาก **a** และเติมบิต 0 ไว้ด้านหน้า

สำหรับช่องสัญญาณ BCH และ DCI กระบวนการนี้จะไม่ทำงานและกำหนดให้  $I_{seg}=0$ เวกเตอร์  ${f a}$  จะผ่านไปยังกระบวนการเข้ารหัส CRC ถัดไป

#### 2.5.3 การเข้ารหัส CRC

a			р	
a <sub>0</sub>	a	A-1	p0	p <sub>L-1</sub>
	บิตก่อนเข้ารหัส CRC		บิต	CRC
c				
c <sub>0</sub>	с	A-1		c <sub>A+L-1</sub>

รูปที่ 2.14 โครงสร้างการเข้ารหัส CRC

การเข้ารหัส CRC จะทำการคำนวณบิต CRC ความยาว L บิตก่อน จากนั้นจะนำบิต CRC ที่ คำนวณได้ต่อท้ายกับเวกเตอร์ **a** ความยาว A จากอินพุต (หรือ **a**' ความยาว A' ในกรณีที่  $I_{seg} = 1$ ) ดังรูปที่ 2.14 โดยจะได้เวกเตอร์ **c** ที่มีความยาว K = A + L (หรือ **c**' ความยาว K = A' + L ในกรณีที่  $I_{seg} = 1$ ) การเข้ารหัส CRC จะกระทำอยู่ในรูปแบบ systematic อยู่ใน GF(2)

## กรณีช่องสัญญาณ UCI

ใช้พหุนาม  $g_6$  ในการคำนวณบิต CRC ความยาว L=6 ในกรณีที่เวกเตอร์ **a** มีความยาว  $12 \le A \le 19$  หากเป็นกรณีที่  $A \ge 20$  จะใช้พหุนาม  $g_{11}$  ในการคำนวณบิต CRC ความยาว L=11 สุดท้ายจะได้ผลลัพธ์เป็นเวกเตอร์ **c** 

### กรณีช่องสัญญาณ BCH

พหุนามที่ใช้คำนวณบิต CRC คือ  $g_{24C}$  ซึ่งจะได้บิต CRC ความยาว L=24 เวกเตอร์ **a** ความยาว  $A=A_{\min}=A_{\max}=32$  (ถูกกำหนดตายตัวตามมาตรฐาน) จะถูกสแครมบลิงด้วยเวกเตอร์ ขนาดเท่ากันก่อนหน้ากระบวนการเข้ารหัสช่องสัญญาณ โดยการสแครมบลิงคือการนำบิตของสอง เวกเตอร์มาทำกระบวนการเอ็กซ์คลูซีฟออร์ จากนั้นจะเข้ารหัส CRC ตามปกติ จะได้ผลลัพธ์เป็น เวกเตอร์ **c** ความยาว *K* = 56 บิต

## กรณีช่องสัญญาณ DCI

พหุนามที่ใช้คำนวณ CRC คือ  $g_{24C}$  ซึ่งจะได้บิต CRC ความยาว L = 24 การเข้ารหัส CRC จะแตกต่างจากการเข้ารหัส CRC ทั่วไป โดยตัวตั้งในการคำนวณ CRC จะนำเวกเตอร์ 1 ขนาดเท่ากับ ความยาวบิต CRC ไว้ด้านหน้าและตามด้วยเวกเตอร์ **a** ความยาว A (ซึ่งต่างจากวิธีทั่วไปที่จะนำ เวกเตอร์ **a** ไว้ด้านหน้าและตามหลังด้วยเวกเตอร์ 0 ขนาดเท่ากับความยาวบิต CRC ไว้ด้านหลัง) เมื่อ คำนวณบิต CRC จะนำบิต CRC ต่อด้านหลังเวกเตอร์ **a** ตามปกติ เวกเตอร์ **a** สามารถมีความยาว ได้  $A_{\min} = 1$  ถึง  $A_{\max} = 140$  จะได้ผลลัพธ์เป็นเวกเตอร์ **c** 

#### 2.5.4 การสแครมบลิง CRC

เวกเตอร์ **c** จากกระบวนการก่อนจะถูกสแครมบลิง ซึ่งจะถูกใช้งานในการทำ (blind detection หรือ blind decoding) ของการส่งข้อมูลระหว่าง radio access network (RAN) และ อุปกรณ์ผู้ใช้งาน (user equipment: UE) ในการส่งข้อมูลควบคุมผ่านช่องสัญญาณ DCI อุปกรณ์ฝั่ง RAN จะไม่มีการใส่ข้อมูลส่วนหัว (header) ในการระบุตัวตนของอุปกรณ์ผู้ใช้งาน แต่จะทำการสแค รมบลิงรหัสเฉพาะตัวที่ตรงกับรหัสเฉพาะตัวของอุปกรณ์ผู้ใช้ที่ต้องการสื่อสาร จากนั้นอุปกรณ์ RAN จะส่งข้อมูลในลักษณะออกอากาศให้อุปกรณ์ผู้ใช้งานโดยรอบ จากนั้นอุปกรณ์ผู้ใช้งานจะทำการ ถอดรหัสของข้อมูล blind detection การสแครมบลิงจะทำให้ข้อมูลที่ไม่ตรงกับอุปกรณ์ผู้ใช้งานมี โอกาสถอดรหัสผิดสูง และข้อมูลที่ตรงกับอุปกรณ์ผู้ใช้งานสามารถลอดรหัสถูกต้องและสามารถรับ ข้อมูลได้ ซึ่งรหัสเฉพาะดังกล่าวจะถูกกำหนดโดย radio network temporary identifier (RNTI) เทคนิค blind detections ดังกล่าวมีการใช้งานตั้งแต่มาตรฐาน 4G

กรณีช่องสัญญาณ DCI ที่มีการเข้ารหัส CRC 24 บิต  $\mathbf{c}_{A+8}^{A+L-1}$  (บิต CRC 16 บิตท้ายสุด) จะ ถูกสแครมบลิงด้วยบิต RNTI ความยาวที่เท่ากัน 16 บิต ซึ่งบิต RNTI จะถูกเลือกจากประเภทของ ช่องสัญญาณและประเภทหน้าที่ของข้อมูล

สำหรับช่องสัญญาณ BCH และ UCI กระบวนการนี้จะไม่ทำงานเวกเตอร์ с จะผ่านไปยัง กระบวนการแทรกสลับ CRC ถัดไป
### 2.5.5 การแทรกสลับ CRC



รูปที่ 2.15 ตัวอย่างลำดับการแทรกสลับ CRC สำหรับช่องสัญญาณ BCH ที่ A=32 L=24 และ K=56 โดยสีแดงและสีเหลืองคือบิตข้อมูลและบิต CRC ตามลำดับ

เวกเตอร์ **c** ที่ผ่านกระบวนก่อนหน้าจะถูกแทรกสลับตามลำดับดังตารางที่ 2.11 เพื่อที่จะลด ความซับซ้อนในการถอดรหัสจากเทคนิค early termination ซึ่งจะหยุดการถอดรหัสระหว่างทาง หากพบความผิดพลาดระหว่างการถอดรหัส ตัวอย่างการแทรกสลับ CRC สำหรับช่องสัญญาณ BCH ได้แสดงดังรูปที่ 2.15

กรณีช่องสัญญาณ BCH และ DCI เนื่องจากเวกเตอร์ **a** สามารถมีหลายความยาวได้ ดังนั้น เวกเตอร์ **c** จึงไม่จำเป็นต้องมีขนาดเท่ากับความยาวลำดับบิตแทรกสลับสูงสุด  $K_{IL}^{\max} = 164$  วิธีการ แทรกสลับจะนำเวกเตอร์ **c** ต่อท้ายด้วยบิตว่าง (null) จนมีความยาวเท่ากับ  $K_{IL}^{\max}$  จากนั้นทำการ แทรกสลับตามลำดับการแทรกสลับดังตารางที่ 2.11 และนำบิตว่างออกจากเวกเตอร์ที่แทรกสลับจะ ได้ผลลัพธ์เป็นเวกเตอร์ **c**'

สำหรับช่องสัญญาณ UCI กระบวนการนี้จะไม่ทำงานและกำหนด  $I_{IL}=0$  เวกเตอร์  ${f c}$ จะผ่านไปยังกระบวนการลำดับช่องสัญญาณย่อยถัดไป

0	2	4	7	9	14	19	20	24	25	26	28	31
34	42	45	49	50	51	53	54	56	58	59	61	62
65	66	67	69	70	71	72	76	77	81	82	83	87
88	89	91	93	95	98	101	104	106	108	110	111	113
115	118	119	120	122	123	126	127	129	132	134	138	139
140	1	3	5	8	10	15	21	27	29	32	35	43
46	52	55	57	60	63	68	73	78	84	90	92	94
96	99	102	105	107	109	112	114	116	121	124	128	130
133	135	141	6	11	16	22	30	33	36	44	47	64
74	79	85	97	100	103	117	125	131	136	142	12	17
23	37	48	75	80	86	137	143	13	18	38	144	39
145	40	146	41	147	148	149	150	151	152	153	154	155
156	157	158	159	160	161	162	163					

ตารางที่ 2.11 ลำดับการแทรกสลับ  $\Pi^{\max}_{IL}\left(i
ight)$  สำหรับการแทรกสลับ CRC

(เรียงค่า *i* จากซ้ายไปขวา บนลงล่าง)

# 2.5.6 การลำดับช่องสัญญาณย่อย



รูปที่ 2.16 ตัวอย่างการลำดับช่องสัญญาณย่อยสำหรับช่องสัญญาณ BCH ที่เวกเตอร์  $\mathbf{c}'$  ความยาว K = 56 และเวกเตอร์  $\mathbf{u}$  ความยาว  $N = 2^n = 512$  หรือ  $n = n_{\max} = 9$  โดยการปรับอัตรารหัส E = N สีน้ำเงิน สีแดงและสีเหลืองคือบิตแช่แข็ง บิตข้อมูลและบิต CRC ตามลำดับ

ระบบจะทำการสร้างรหัสโพลาร์ ซึ่งเป็นเวกเตอร์ **u** ความยาว N โดยการเลือกตำแหน่ง ของบิตแช่แข็ง  $Q_F$  และบิตข้อมูล  $Q_I$  บิตข้อมูลหรือเวกเตอร์ **c** (หรือ **c**') จากกระบวนการก่อนถูก วางไว้สำหรับตำแหน่งบิตข้อมูล ส่วนตำแหน่งบิตแช่แข็งจะถูกกำหนดค่าเป็นบิต 0 การเลือกความยาว N จะมีเกณฑ์การเลือกตามสมการที่ 13 14 และ 15 โดยจะเลือกค่า n สุดท้ายเพื่อให้ได้ความยาว  $N=2^n$  การเลือกตำแหน่งของบิตแช่แข็งจะสอดคล้องกับเงื่อนการปรับอัตรารหัส โดยการปรับอัตรา รหัสเป็นการปรับขนาดคำรหัสก่อนส่งผ่านช่องสัญญาณ โดยจะกำหนดตัวแปร U เป็นความยาวใน การปรับอัตรารหัส รูปที่ 16 คือตัวอย่างการลำดับช้องสัญญาณย่อยของช่องสัญญาณ BCH ซึ่ง สามารถมีความยาว A หรือ K ได้เพียงค่าเดียวตามตารางที่ 2.11

1) การเลือกตำแหน่งบิตแช่แข็งสำหรับทุกช่องสัญญาณ สรุปขั้นตอนได้ 2 ขั้นตอนดังนี้

1.1) เลือกตำแหน่งบิตแช่แข็งสำหรับการปรับอัตรารหัส หาก  $K/E \leq 7/16$  จะปรับ อัตรารหัสด้วยการพังก์เจอร์ ซึ่งจะกำหนดบิตแช่แข็งที่ T ตำแหน่งแรก ในกรณีอื่นจะปรับอัตรารหัส ด้วยการซ็อตเทน ซึ่งจะกำหนดบิตแช่แข็งที่ U = N - E ตำแหน่งสุดท้าย T คำนวณได้ดังสมการที่ 16

$$T = \begin{cases} \left\lceil \frac{3}{4}N - \frac{E}{2} \right\rceil - 1 & \text{where } E \ge \frac{3}{4}N \\ \left\lceil \frac{9}{16}N - \frac{E}{4} \right\rceil - 1 & \text{for } R \ge \frac{3}{4}N \end{cases}$$
(16)

สาเหตุที่ใช้ความยาว T เพิ่มเติมจาก U เพื่อป้องกันไม่ให้บิตข้อมูลถูกพังก์เจอร์ไปในการปรับอัตรา รหัส

 1.2) หากจำนวนบิตแช่แข็งสำหรับการปรับอัตรารหัสยังมีขนาดไม่เกินจำนวนบิตแช่แข็งที่ มีได้จะทำการกำหนดตำแหน่งบิตแช่แข็งเพิ่มเติมตามจำนวนที่เหลือและกำหนดตามลำดับความ น่าเชื่อถือช่องสัญญาณดังตารางที่ 2.12 ซึ่งสามารถสรุปขั้นตอนการเลือกตำแหน่งบิตแช่แข็ง ตามลำดับความน่าเชื่อถือช่องสัญญาณได้ 2 ขั้นตอนดังนี้

1.2.1) เลือกลำดับช่องสัญญาณ Q จากต่ำ (ค่าน้อย) ไปสูง (ค่ามาก) (ลำดับตาม ตารางไม่จำเป็นต้องติดกัน) ตามความยาวคำรหัสแม่ N ซึ่งจะได้ลำดับความน่าเชื่อถือ W(Q) ที่คู่ กับลำดับช่องสัญญาณ

1.2.2) ตำแหน่งของบิตแช่แข็งจะอยู่ในตำแหน่งของลำดับช่องสัญญาณที่คู่กับลำดับ
 ความน่าเชื่อถือที่ต่ำที่สุดตามจำนวนบิตแช่แข็ง |Q<sub>F</sub>| ที่ต้องการ

ตัวอย่างเช่น กรณี *N* = 8 ประกอบด้วยบิตแช่แข็งและบิตข้อมูลเท่ากัน จะเลือกลำดับ ช่องสัญญาณมา 8 ลำดับที่ 0 1 2 4 3 5 6 7 (ตามคอลัมน์ลำดับช่องสัญญาณ) ซึ่งจะได้ลำดับความ น่าเชื่อถือเป็น 0 1 2 3 7 8 11 24 (ตามคอลัมน์ลำดับความน่าเชื่อถือ) มาตามลำดับคู่กัน จะได้ ตำแหน่งบิตแช่แข็งที่ 0 1 2 4 เนื่องจากที่ลำดับช่องสัญญาณ 0 1 2 4 คู่กับลำดับความน่าเชื่อถือที่ต่ำ ที่สุด (0 1 2 3) และได้ตำแหน่งบิตข้อมูลที่ 3 5 6 7

กรณีที่ N = 16 ประกอบด้วยบิตแซ่แข็งและบิตข้อมูลเท่ากัน จะเลือกลำดับช่องสัญญาณมา 16 ลำดับที่ 0 1 2 4 8 3 5 9 6 10 12 7 11 13 14 15 (ตามคอลัมน์ลำดับช่องสัญญาณ) ซึ่งจะได้ ลำดับความน่าเชื่อถือเป็น 0 1 2 3 4 7 8 10 11 13 16 24 28 33 35 76 (ตามคอลัมน์ลำดับความ น่าเชื่อถือ) มาตามลำดับคู่กัน จะได้ตำแหน่งบิตแช่แข็งที่ 0 1 2 4 8 3 5 9 เนื่องจากที่ลำดับ ช่องสัญญาณ 0 1 2 4 8 3 5 9 คู่กับลำดับความน่าเชื่อถือที่ต่ำที่สุด (0 1 2 3 4 7 8 10) และได้ ตำแหน่งบิตข้อมูลที่ 6 10 12 7 11 13 14 15

2) การเลือกจำนวนช่องสัญญาณย่อย

กรณีช่องสัญญาณ UCI ที่เงื่อนไข  $12 \le A \le 19$  จะมีการใช้งานบิตพาริตี ซึ่งตำแหน่งของบิต พาริตี  $Q_{PC}$  จะถูกแทรกไปในบิตข้อมูลจำนวน  $n_{PC} = 3$  บิต หากรหัสมีเงื่อนไข  $E - A \le 175$  จะ เลือกจากตำแหน่งที่ลำดับความน่าเชื่อถือต่ำที่สุดทั้ง 3 บิตจากตารางที่ 2.12 ภายในตำแหน่งของบิต ข้อมูล แต่หากรหัสมีเงื่อนไข E - A > 175 จะเลือกจากตำแหน่งที่ลำดับความน่าเชื่อถือต่ำที่สุดเพียง 2 บิต โดยอีก 1 บิตพาริตีจะเลือกตำแหน่งจากตำแหน่งที่มีน้ำหนักแถวของเมทริกซ์  $\mathbf{G}_N$  ต่ำที่สุด ซึ่ง หากมีตำแหน่งดังกล่าวมากกว่าหนึ่งตำแหน่ง จะเลือกตำแหน่งดังกล่าวที่ความน่าเชื่อถือสูงที่สุดด้วย ทำให้จำนวนของบิตแซ่แข็งจะลดลงเหลือ  $|Q_F| = N - (K+3)$ 

สำหรับช่องสัญญาณ UCI ที่เงื่อนไข  $A \ge 20$  ช่องสัญญาณ BCH และ DCI จะไม่ใช้งานบิต พาริตี ซึ่งจะเลือกบิตแช่แข็งตามจำนวน  $|Q_F| = N - K$ 

ตารางที่ 2.12 ลำดับความน่าเชื่อถือของช่องสัญญาณ (polar sequence)

W(Q)	Q	W(Q)	Q	W(Q)	Q	W(Q)	Q	W(Q)	Q	W(Q)	Q	W(Q)	Q	W(Q)	Q
0	0	128	518	256	94	384	214	512	364	640	414	768	819	896	966
1	1	129	54	257	204	385	309	513	654	641	223	769	814	897	755
2	2	130	83	258	298	386	188	514	659	642	663	770	439	898	859
3	4	131	57	259	400	387	449	515	335	643	692	771	929	899	940
4	8	132	521	260	608	388	217	516	480	644	835	772	490	900	830

โดยที่ W(Q) คือลำดับความน่าเชื่อถือและ Q คือลำดับช่องสัญญาณ

W(Q)	Q														
5	16	133	112	261	352	389	408	517	315	645	619	773	623	901	911
6	32	134	135	262	325	390	609	518	221	646	472	774	671	902	871
7	3	135	78	263	533	391	596	519	370	647	455	775	739	903	639
8	5	136	289	264	155	392	551	520	613	648	796	776	916	904	888
9	64	137	194	265	210	393	650	521	422	649	809	777	463	905	479
10	9	138	85	266	305	394	229	522	425	650	714	778	843	906	946
11	6	139	276	267	547	395	159	523	451	651	721	779	381	907	750
12	17	140	522	268	300	396	420	524	614	652	837	780	497	908	969
13	10	141	58	269	109	397	310	525	543	653	716	781	930	909	508
14	18	142	168	270	184	398	541	526	235	654	864	782	821	910	861
15	128	143	139	271	534	399	773	527	412	655	810	783	726	911	757
16	12	144	99	272	537	400	610	528	343	656	606	784	961	912	970
17	33	145	86	273	115	401	657	529	372	657	912	785	872	913	919
18	65	146	60	274	167	402	333	530	775	658	722	786	492	914	875
19	20	147	280	275	225	403	119	531	317	659	696	787	631	915	862
20	256	148	89	276	326	404	600	532	222	660	377	788	729	916	758
21	34	149	290	277	306	405	339	533	426	661	435	789	700	917	948
22	24	150	529	278	772	406	218	534	453	662	817	790	443	918	977
23	36	151	524	279	157	407	368	535	237	663	319	791	741	919	923
24	7	152	196	280	656	408	652	536	559	664	621	792	845	920	972
25	129	153	141	281	329	409	230	537	833	665	812	793	920	921	761
26	66	154	101	282	110	410	391	538	804	666	484	794	382	922	877
27	512	155	147	283	117	411	313	539	712	667	430	795	822	923	952
28	11	156	176	284	212	412	450	540	834	668	838	796	851	924	495
29	40	157	142	285	171	413	542	541	661	669	667	797	730	925	703
30	68	158	530	286	776	414	334	542	808	670	488	798	498	926	935
31	130	159	321	287	330	415	233	543	779	671	239	799	880	927	978
32	19	160	31	288	226	416	555	544	617	672	378	800	742	928	883
33	13	161	200	289	549	417	774	545	604	673	459	801	445	929	762
34	48	162	90	290	538	418	175	546	433	674	622	802	471	930	503
35	14	163	545	291	387	419	123	547	720	675	627	803	635	931	925
36	72	164	292	292	308	420	658	548	816	676	437	804	932	932	878

W(Q)	Q														
37	257	165	322	293	216	421	612	549	836	677	380	805	687	933	735
38	21	166	532	294	416	422	341	550	347	678	818	806	903	934	993
39	132	167	263	295	271	423	777	551	897	679	461	807	825	935	885
40	35	168	149	296	279	424	220	552	243	680	496	808	500	936	939
41	258	169	102	297	158	425	314	553	662	681	669	809	846	937	994
42	26	170	105	298	337	426	424	554	454	682	679	810	745	938	980
43	513	171	304	299	550	427	395	555	318	683	724	811	826	939	926
44	80	172	296	300	672	428	673	556	675	684	841	812	732	940	764
45	37	173	163	301	118	429	583	557	618	685	629	813	446	941	941
46	25	174	92	302	332	430	355	558	898	686	351	814	962	942	967
47	22	175	47	303	579	431	287	559	781	687	467	815	936	943	886
48	136	176	267	304	540	432	183	560	376	688	438	816	475	944	831
49	260	177	385	305	389	433	234	561	428	689	737	817	853	945	947
50	264	178	546	306	173	434	125	562	665	690	251	818	867	946	507
51	38	179	324	307	121	435	557	563	736	691	462	819	637	947	889
52	514	180	208	308	553	436	660	564	567	692	442	820	907	948	984
53	96	181	386	309	199	437	616	565	840	693	441	821	487	949	751
54	67	182	150	310	784	438	342	566	625	694	469	822	695	950	942
55	41	183	153	311	179	439	316	567	238	695	247	823	746	951	996
56	144	184	165	312	228	440	241	568	359	696	683	824	828	952	971
57	28	185	106	313	338	441	778	569	457	697	842	825	753	953	890
58	69	186	55	314	312	442	563	570	399	698	738	826	854	954	509
59	42	187	328	315	704	443	345	571	787	699	899	827	857	955	949
60	516	188	536	316	390	444	452	572	591	700	670	828	504	956	973
61	49	189	577	317	174	445	397	573	678	701	783	829	799	957	1000
62	74	190	548	318	554	446	403	574	434	702	849	830	255	958	892
63	272	191	113	319	581	447	207	575	677	703	820	831	964	959	950
64	160	192	154	320	393	448	674	576	349	704	728	832	909	960	863
65	520	193	79	321	283	449	558	577	245	705	928	833	719	961	759
66	288	194	269	322	122	450	785	578	458	706	791	834	477	962	1008
67	528	195	108	323	448	451	432	579	666	707	367	835	915	963	510
68	192	196	578	324	353	452	357	580	620	708	901	836	638	964	979

W(Q)	Q														
69	544	197	224	325	561	453	187	581	363	709	630	837	748	965	953
70	70	198	166	326	203	454	236	582	127	710	685	838	944	966	763
71	44	199	519	327	63	455	664	583	191	711	844	839	869	967	974
72	131	200	552	328	340	456	624	584	782	712	633	840	491	968	954
73	81	201	195	329	394	457	587	585	407	713	711	841	699	969	879
74	50	202	270	330	527	458	780	586	436	714	253	842	754	970	981
75	73	203	641	331	582	459	705	587	626	715	691	843	858	971	982
76	15	204	523	332	556	460	126	588	571	716	824	844	478	972	927
77	320	205	275	333	181	461	242	589	465	717	902	845	968	973	995
78	133	206	580	334	295	462	565	590	681	718	686	846	383	974	765
79	52	207	291	335	285	463	398	591	246	719	740	847	910	975	956
80	23	208	59	336	232	464	346	592	707	720	850	848	815	976	887
81	134	209	169	337	124	465	456	593	350	721	375	849	976	977	985
82	384	210	560	338	205	466	358	594	599	722	444	850	870	978	997
83	76	211	114	339	182	467	405	595	668	723	470	851	917	979	986
84	137	212	277	340	643	468	303	596	790	724	483	852	727	980	943
85	82	213	156	341	562	469	569	597	460	725	415	853	493	981	891
86	56	214	87	342	286	470	244	598	249	726	485	854	873	982	998
87	27	215	197	343	585	471	595	599	682	727	905	855	701	983	766
88	97	216	116	344	299	472	189	600	573	728	795	856	931	984	511
89	39	217	170	345	354	473	566	601	411	729	473	857	756	985	988
90	259	218	61	346	211	474	676	602	803	730	634	858	860	986	1001
91	84	219	531	347	401	475	361	603	789	731	744	859	499	987	951
92	138	220	525	348	185	476	706	604	709	732	852	860	731	988	1002
93	145	221	642	349	396	477	589	605	365	733	960	861	823	989	893
94	261	222	281	350	344	478	215	606	440	734	865	862	922	990	975
95	29	223	278	351	586	479	786	607	628	735	693	863	874	991	894
96	43	224	526	352	645	480	647	608	689	736	797	864	918	992	1009
97	98	225	177	353	593	481	348	609	374	737	906	865	502	993	955
98	515	226	293	354	535	482	419	610	423	738	715	866	933	994	1004
99	88	227	388	355	240	483	406	611	466	739	807	867	743	995	1010
100	140	228	91	356	206	484	464	612	793	740	474	868	760	996	957

W(Q)	Q														
101	30	229	584	357	95	485	680	613	250	741	636	869	881	997	983
102	146	230	769	358	327	486	801	614	371	742	694	870	494	998	958
103	71	231	198	359	564	487	362	615	481	743	254	871	702	999	987
104	262	232	172	360	800	488	590	616	574	744	717	872	921	1000	1012
105	265	233	120	361	402	489	409	617	413	745	575	873	501	1001	999
106	161	234	201	362	356	490	570	618	603	746	913	874	876	1002	1016
107	576	235	336	363	307	491	788	619	366	747	798	875	847	1003	767
108	45	236	62	364	301	492	597	620	468	748	811	876	992	1004	989
109	100	237	282	365	417	493	572	621	655	749	379	877	447	1005	1003
110	640	238	143	366	213	494	219	622	900	750	697	878	733	1006	990
111	51	239	103	367	568	495	311	623	805	751	431	879	827	1007	1005
112	148	240	178	368	832	496	708	624	615	752	607	880	934	1008	959
113	46	241	294	369	588	497	598	625	684	753	489	881	882	1009	1011
114	75	242	93	370	186	498	601	626	710	754	866	882	937	1010	1013
115	266	243	644	371	646	499	651	627	429	755	723	883	963	1011	895
116	273	244	202	372	404	500	421	628	794	756	486	884	747	1012	1006
117	517	245	592	373	227	501	792	629	252	757	908	885	505	1013	1014
118	104	246	323	374	896	502	802	630	373	758	718	886	855	1014	1017
119	162	247	392	375	594	503	611	631	605	759	813	887	924	1015	1018
120	53	248	297	376	418	504	602	632	848	760	476	888	734	1016	991
121	193	249	770	377	302	505	410	633	690	761	856	889	829	1017	1020
122	152	250	107	378	649	506	231	634	713	762	839	890	965	1018	1007
123	77	251	180	379	771	507	688	635	632	763	725	891	938	1019	1015
124	164	252	151	380	360	508	653	636	482	764	698	892	884	1020	1019
125	768	253	209	381	539	509	248	637	806	765	914	893	506	1021	1021
126	268	254	284	382	111	510	369	638	427	766	752	894	749	1022	1022
127	274	255	648	383	331	511	190	639	904	767	868	895	945	1023	1023

## 2.5.7 การคำนวณบิตพาริตี

#### กรณีช่องสัญญาณ UCI

หากช่องสัญญาณ UCI มีการใช้งานบิตพาริตี หลังจากการเลือกตำแหน่งของบิตพาริตีทั้ง 3 บิตแล้ว การคำนวณบิตพาริตีสามารถทำได้โดยซิปรีจิสเตอร์วนซ้ำขนาด 5 บิต โดยตั้งค่าบิตเริ่มต้นเป็น 0 บิตพาริตีจะคำนวณโดยการเอ็กซ์คลูซีฟออร์กับบิตลำดับหน้าเว้นครั้งละ 5 โดยจะเอ็กซ์คลูซีฟออร์ เฉพาะบิตข้อมูลที่ไม่รวมบิตพาริตีลำดับก่อนและไม่รวมบิตแช่แข็ง สามารถสรุปการคำนวณบิตพาริตี *u*, ได้ดังสมการที่ 17

$$u_i = \bigoplus_{j=\lfloor i_{PC}/5 \rfloor}^{q-1} u_{5j+p}$$
(17)

โดยที่  $q = \lfloor i/5 \rfloor p = \mod(i,5)$  และ  $i_{PC} \in Q_{PC}$  คือค่าตำแหน่งบิตพาริตีสูงสุดที่น้อยกว่า *i* ที่  $\mod(i_{PC},5) = p$  หากไม่มีค่าตำแหน่งพาริตีนั้นจะกำหนดให้  $i_{PC} = 0$ 

จากนั้นเวกเตอร์ **u** จะถูกส่งผ่านไปเข้ารหัสโพลาร์ในกระบวนการถัดไป

สำหรับช่องสัญญาณ BCH และ DCI กระบวนการนี้จะไม่ทำงาน เวกเตอร์ **u** จาก กระบวนการก่อนหน้าจะถูกส่งผ่านไปเข้ารหัสโพลาร์ในกระบวนการถัดไป

## 2.5.8 การเข้ารหัสโพลาร์



รูปที่ 2.17 โครงสร้างการเข้ารหัสโพลาร์ที่ความยาว N=2 และ N=4 ตามลำดับ การเข้ารหัสโพลาร์สำหรับทุกซ่องสัญญาณสามารถดำเนินการทางคณิตศาสตร์โดยสมการที่

18

$$\mathbf{d} = \mathbf{u}\mathbf{G}_N \tag{18}$$

โดยที่  $\mathbf{G}_{N} = \mathbf{G}_{2}^{\otimes n}$  และ  $\mathbf{G}_{2} = \begin{bmatrix} 1 & 0 \\ 1 & 1 \end{bmatrix}$  มีอินพุตคือบิตที่จะเข้ารหัส **u** ความยาว N และได้ ผลลัพธ์เป็นคำรหัสแม่ **d** ความยาว N ซึ่งในทางปฏิบัติสามารถดำเนินการได้โดยตัวดำเนินการ เอ็กซ์คลูซีฟออร์ตามโครงสร้างดังรูปที่ 2.17 ในกรณีที่ N = 2 สามารถเขียนสมการโดยสมการที่ 19 และ 20

$$d_0 = u_0 \oplus u_1 \tag{19}$$

$$d_1 = u_1 \tag{20}$$

โครงสร้างการเข้ารหัสสามารถขยายได้ในลักษณะเรียกซ้ำ (recursive) จำนวนสองเท่าได้ เรื่อย ๆ ซึ่งเป็นสาเหตุที่ความยาวคำรหัสแม่ต้องมีขนาด  $N=2^n$ 

## 2.5.9 การแทรกสลับบล็อกย่อย



รูปที่ 2.18 ลำดับการแทรกสลับบล็อกย่อย

เวกเตอร์ **d** ความยาว N จากกระบวนการก่อนหน้าสำหรับทุกช่องสัญญาณจะถูกแบ่งเป็น 32 บล็อกย่อย ความยาวบล็อกละ N/32 แทนลำดับบิตในการแทรกสลับโดย J(j) ผลลัพธ์จะได้ เวกเตอร์ **y** ความยาว N โดยที่  $y_j = d_{J(j)}$  และ j = 0, 1, ..., N-1 สามารถคำนวณลำดับบิตใน การแทรกสลับดังสมการที่ 21

$$J(j) = \left(P\left(\left\lfloor 32\frac{j}{N} \right\rfloor\right) \cdot \frac{N}{32}\right) + \mod\left(j, \frac{N}{32}\right)$$
(21)

โดยที่ลำดับการแทรกสลับ P(i) แสดงดังตารางที่ 2.13 และแสดงลำดับการแทรกสลับดังรูปที่ 18

(เรียงค่า i จากซ้ายไปขวา บนลงล่าง)															
0	1	2	4	3	5	6	7	8	16	9	17	10	18	11	19
12	20	13	21	14	22	15	23	24	25	26	28	27	29	30	31

ตารางที่ 2.13 ลำดับการแทรกสลับ P(i) สำหรับการแทรกสลับบล็อกย่อย

2.5.10 การปรับอัตรารหัส



รูปที่ 2.19 บัฟเฟอร์วงกลมสำหรับการปรับอัตรารหัส โดยให้วงกลมสีเทาเป็นความยาวของเวกเตอร์ y และลูกศรสีต่าง ๆ เป็นเวกเตอร์ e ที่จะเลือกบิตในเวกเตอร์ y ส่งไปยังกระบวนการถัดไป

การปรับอัตรารหัสจะถูกกำหนดโดยคำรหัส e ที่ความยาว *E* ซึ่งเป็นความยาวที่ถูกกำหนด จากการสื่อสารชั้นถัดไป เนื่องจากกระบวนการลำดับช่องสัญญาณย่อยได้ลำดับบิตแช่แข็งในตำแหน่ง ที่จะทำการตัดบิตออกแล้ว กระบวนการนี้จะทำการตัดบิตจากเวกเตอร์ y ออก ในกรณีที่ใช้การปรับ อัตรารหัสแบบการพังก์เชอร์หรือการซ็อตเทน หรือส่งบิตเวกเตอร์ y ซ้ำในกรณีที่ใช้การส่งซ้ำ รสย ละเอียดของการปรับอัตรารหัสทั้ง 3 รูปแบบสรุปได้ดังรูปที่ 2.19 และมีรายละเอียดดังนี้

1) การพังก์เจอร์ (puncturing) จะทำเมื่อ E < N และ  $K/E \le 7/16$  โดยจะไม่ทำการส่ง บิต U = N - E แรก จะได้ผลลัพธ์เวกเตอร์ **e** ที่ความยาว E โดยที่  $e_i = y_{i+U}$  และ i = 0, 1, ..., E - 1

2) การซ็อตเทน (shortening) จะทำเมื่อ E < N และ K/E > 7/16 โดยจะไม่ทำการส่ง บิต U = N - E สุดท้าย จะได้ผลลัพธ์เวกเตอร์  $\mathbf{e}$  ที่ความยาว E โดยที่  $e_i = y_i$  และ i = 0, 1, ..., E - 1

3) การส่งซ้ำ (repetition) จะทำเมื่อ E>N โดยจะส่งบิต U=N-E แรกซ้ำ จะได้ ผลลัพธ์เวกเตอร์  ${f e}$  ที่ความยาว E โดยที่  $e_i=y_{{
m mod}(i,N)}$  และ i=0,1,...,E-1

## 2.5.11 การแทรกสลับบิตรหัส



รูปที่ 2.20 รูปแบบการแทรกสลับแบบสามเหลี่ยมขั้นบันได

ก่อนการนำคำรหัสที่ผ่านการปรับอัตรารหัสส่งไปยังการสื่อสารชั้นถัดไปเพื่อทำการมอดูเลชัน เวกเตอร์ **e** จะถูกแทรกสลับอีกครั้งโดยการแทรกสลับแบบสามเหลี่ยมขั้นบันได การแทรกสลับนี้ถือมี ความสำคัญเนื่องจากสามารถช่วยเพิ่มการขยายไดเวอร์ซิตี (diversity gain) ส่งผลให้มีอัตราบล็อก ผิดพลาดที่ดีขึ้นในการมอดูเลชันลำดับสูง

# กรณีช่องสัญญาณ UCI

การแทรกสลับจะทำงานและให้  $I_{BIL} = 1$  รูปแบบการแทรกสลับจะสร้างจากโครงสร้าง สามเหลี่ยมขั้นบันไดที่มีความกว้าง-ยาวขนาด  $T \times T$  ดังรูปที่ 20 T จะมีความยาวเท่ากับจำนวนเต็ม ค่าน้อยสุดที่  $T(T+1)/2 \ge E$  เวกเตอร์  $\mathbf{e}$  แต่ละบิตจะถูกเขียนเข้าโครงสร้างสามเหลี่ยมแทนด้วย เมทริกซ์สามเหลี่ยมคว่ำ  $\mathbf{v}$  ขนาด  $T \times T$  ดังรูปที่ 2.20 จากทิศทางซ้ายไปขวาและตามด้วยบนลงล่าง จากนั้นจะสร้างผลลัพธ์คำรหัสที่ผ่านการแทรกสลับบิตรหัส  $\mathbf{f}$  โดยการอ่านค่าจากโครงสร้าง สามเหลี่ยมจากทิศทางบนลงล่างและตามด้วยซ้ายไปขวา โดยมองในรายละเอียดเพิ่มเติม ส่วนที่เว้า ของโครงสร้างสามเหลี่ยมนั้นเป็นการแทนค่าในเมทริกซ์  $\mathbf{v}$  ด้วย null จากการแทนด้วยค่าของ เวกเตอร์  $\mathbf{e}$  สามารถเขียนได้ดังสมการที่ 22

$$v_{i,j} = \begin{cases} \text{null} & \text{หาก } i+j \ge T \text{ หรือ} \\ e_{j+iT-i\left((i+1)/2\right)} & j+iT-i\left(\left(i+1\right)/2\right) \ge E \text{ อื่น } \eta \end{cases}$$
(22)

โดยที่ i=0,1,...,T และ j=0,1,...,T

สำหรับช่องสัญญาณ BCH และ DCI กระบวนการนี้จะไม่ทำงานและกำหนด  $I_{\scriptscriptstyle BIL}=0$ เวกเตอร์  ${f e}$  จากกระบวนการปรับอัตรารหัสจะถูกบรรจุเข้าเพย์โหลดขาออก  ${f g}$  สำหรับการสื่อสารชั้น ถัดไป

### 2.5.12 การต่อบล็อกรหัส

กรณีช่องสัญญาณ UCI หากกระบวนการข้างต้นมีการแบ่งบล็อกรหัส หรือมีเงื่อนไขว่า  $(A \ge 360 \land E \ge 1088) \lor A \ge 1013$  และ  $I_{seg} = 1$  เวกเตอร์ f สองเวกเตอร์จะถูกต่อกัน ตามลำดับเดิมได้ผลลัพธ์เวกเตอร์ g ความยาว G หาก G = 2E + 1 จะเติมบิต 0 ไว้ด้านหลัง เวกเตอร์ที่สอง

สำหรับช่องสัญญาณ BCH และ DCI กระบวนการนี้จะไม่ทำงานและมีตัวบ่งชี้ *I<sub>BIL</sub>* = 0 อยู่แล้ว เวกเตอร์ **e** จากกระบวนการปรับอัตรารหัสจะถูกบรรจุเข้าเพย์โหลดขาออก **g** สำหรับการสื่อสารชั้น ถัดไป

# บทที่ 3 ระเบียบวิธีวิจัย

# 3.1 รายละเอียดการออกแบบชุดซอฟต์แวร์และวงจรเข้ารหัสช่องสัญญาณชนิด LDPC codes3.1.1 ส่วนประกอบชุดซอฟต์แวร์และวงจร

กระบวนการเข้ารหัสช่องสัญญาณชนิด LDPC codes ประกอบด้วยโมดูลที่สำคัญทั้งหมด 7 ส่วน ได้แก่ 1. การเข้ารหัส CRC 2. การแบ่งข้อมูลเป็นบล็อกย่อย 3. การเข้ารหัส CRC ให้บล็อกข้อมูล ย่อย 4. การเข้ารหัส LDPC ให้บล็อกข้อมูลย่อย 5. การปรับอัตรารหัสโดยการเลือกบิตที่จะส่ง 6. การ แทรกสลับบิตข้อมูลของบล็อกข้อมูลย่อย และ 7. การนำบล็อกข้อมูลย่อยมาต่อเรียงและส่งออก ภายในโมดูลหลักจะมีโมดูลย่อยที่ทำหน้าที่ประมวลผลค่าพารามิเตอร์ที่สำคัญอยู่ภายใน

## 3.1.2 แผนผังการทำงานของชุดซอฟต์แวร์และวงจรเข้ารหัสช่องสัญญาณ



3.1.2.1 การเข้ารหัส CRC



ในส่วนของโมดูลหลักการเข้ารหัส CRC ประกอบด้วยโมดูลย่อย 2 โมดูลได้แก่ การเข้ารหัส CRC และการเลือกกราฟฐาน (Base graph) รูปที่ 3.1 แสดงแผนภาพการทำงานของซอฟต์แวร์ เริ่มต้นจากรับบิตข้อมูล **a** ในรูปแบบเวกเตอร์ แล้วทำการคำนวณค่าความยาวของข้อมูล (A) หลังจากนั้นจะมีการตัดสินใจว่าจะเลือกใช้โพลิโนเมียลความยาว 24 ( $g_{CRC24A}(D)$ ) หรือ 16 บิต ( $g_{CRC16A}(D)$ ) โดยพิจารณาจากความยาวข้อมูล (A) ที่เข้ามา ถ้ามากกว่า 3824 บิต จะใช้ โพลิโนเมียลความยาว 24 บิต แต่ถ้าน้อยกว่าหรือเท่ากับ 3824 บิต จะใช้โพลิโนเมียลความยาว 16 บิต ถัดมาก็จะมีการเข้ารหัส CRC โดยใช้โพลิโนเมียลที่ตรงตามเงื่อนไขคำรหัสที่ได้จะแทนด้วย เวกเตอร์ **b** 



รูปที่ 3.2 แผนภาพบล็อกการเลือกกราฟฐาน

รูปที่ 3.2 แสดงแผนภาพการทำงานของซอฟต์แวร์ เริ่มจากรับค่าความยาวข้อมูล (A) ที่ได้ จากแผนภาพในรูปที่ 3.1 และรับค่าอัตรารหัส (R) หลังจากนั้นจะตัดสินใจเลือกกราฟฐาน (BG) โดยพิจารณาจากความยาวข้อมูลและอัตรารหัสโดยมีเงื่อนไขดังนี้ ถ้าความยาวข้อมูลน้อยกว่าหรือ เท่ากับ 292 บิต หรือ ความยาวข้อมูลน้อยกว่า 3824 บิต และอัตรารหัสน้อยกว่าหรือเท่ากับ 0.67 หรือ อัตรารหัสน้อยกว่าหรือเท่ากับ 0.25 จะเลือกใช้กราฟฐาน 2 ส่วนกรณีอื่นจะเลือกใช้กราฟฐาน 1

# 3.1.2.2 การแบ่งย่อยบล็อกข้อมูล

โมดูลหลักการแบ่งย่อยปรกอบด้วย 5 โมดูลย่อยได้แก่ การกำหนดค่าความยาวบล็อกรหัส การคำนวณจำนวนบล็อกย่อย การกำหนดจำนวนบิตข้อมูลของแต่ละบล็อกรหัส การคำนวณอัตรา การขยายขนาดของเมทริกซ์ฐาน และการแบ่งย่อยบล็อกข้อมูล



รูปที่ 3.3 แผนภาพบล็อกการกำหนดค่าความยาวบล็อกรหัส

รูปที่ 3.3 แสดงแผนภาพบล็อกการกำหนดค่าความยาวบล็อกรหัส การทำงานเริ่มจากรับค่า กราฟฐาน (*BG*) ที่ได้จากรูปที่ 3.2 หลังจากนั้นจะกำหนดจำนวนบิตข้อมูลในแต่ละบล็อกรหัส (*K<sub>c</sub>*) โดยพิจารณาจากกราฟฐาน (*BG*) ถ้ากราฟฐานเท่ากับ 1 จะกำหนด *K<sub>c</sub>* เป็น 8448 บิต ถ้าเป็น กราฟฐานเป็น 2 จะกำหนด *K<sub>c</sub>* เป็น 3840 บิต



รูปที่ 3.4 แผนภาพบล็อกการคำนวณจำนวนบล็อกย่อย

รูปที่ 3.4 แสดงแผนภาพบล็อกการคำนวณจำนวนบล็อกย่อย การทำงานเริ่มจากรับค่า ความยาวคำรหัส (B) ที่ได้จากรูปที่ 3.1 และจำนวนบิตข้อมูลในแต่ละบล็อกรหัส ( $K_{cb}$ ) ที่ได้จากรูป ที่ 3.3 ถ้าความยาวคำรหัส (B) น้อยกว่าหรือเท่ากับจำนวนบิตข้อมูลในแต่ละบล็อกรหัส ( $K_{cb}$ ) ที่ กำหนดไว้ จำนวนบล็อกรหัส (C) จะมีบล็อกรหัสเพียง 1 บล็อก จำนวนบิตพาริตีของ CRC (L) จะ เท่ากับ 0 บิต และจำนวนบิตข้อมูลทั้งหมด (B') จะเท่าความยาวคำรหัส (B) แต่ถ้าความยาวคำรหัส (B) มากกว่าจำนวนบิตข้อมูลในแต่ละบล็อกรหัส ( $K_{cb}$ )ที่กำหนดไว้ จำนวนบล็อกรหัส (C) จะถูก คำนวณโดย  $\left\lceil B/(K_{cb} - L) \right\rceil$  จำนวนบิตพาริตีของ CRC (L) จะเท่ากับ 24 บิต ส่งผลให้จำนวนบิต ข้อมูลทั้งหมด (B') จะเท่ากับ (B+C\*L)



รูปที่ 3.5 แผนภาพบล็อกการกำหนดจำนวนบิตข้อมูลของแต่ละบล็อกรหัส

รูปที่ 3.5 แสดงแผนภาพบล็อกการกำหนดจำนวนบิตข้อมูลของแต่ละบล็อกรหัส การทำงาน เริ่มจากรับค่าความยาวคำรหัส (B) ที่ได้จากรูปที่ 3.1 และจำนวนบล็อกรหัส (C) ที่ได้จากรูปที่ 3.4 จำนวนบิตข้อมูลที่ต้องการในแต่ละบล็อกรหัส ( $K_b$ ) จะพิจารณาจากเงื่อนไขดังนี้ ถ้าเลือกใช้กราฟ ฐาน (BG) 1 จำนวนบิตข้อมูลที่ต้องการในแต่ละบล็อกรหัส ( $K_b$ ) คือ 22 บิต ถ้าความยาวคำรหัส (B) มากกว่า 640 บิต จำนวนบิตข้อมูลที่ต้องการในแต่ละบล็อกรหัส ( $K_b$ ) คือ 10 บิต ถ้าความยาว คำรหัส (B) มากกว่า 560 บิต จำนวนบิตข้อมูลที่ต้องการในแต่ละบล็อกรหัส ( $K_b$ ) คือ 10 บิต ถ้าความยาว คำรหัส (B) มากกว่า 560 บิต จำนวนบิตข้อมูลที่ต้องการในแต่ละบล็อกรหัส ( $K_b$ ) คือ 9 บิต ถ้า ความยาวคำรหัส (B) มากกว่า 192 บิต จำนวนบิตข้อมูลที่ต้องการในแต่ละบล็อกรหัส ( $K_b$ ) คือ 8 บิต และถ้านอกเหนือจากเงื่อนไขเหล่านี้ จำนวนบิตข้อมูลที่ต้องการในแต่ละบล็อกรหัส ( $K_b$ ) คือ 6 บิต



รูปที่ 3.6 แผนภาพบล็อกการคำนวณอัตราการขยายขนาดของเมทริกซ์ฐาน

รูปที่ 3.6 แสดงแผนภาพบล็อกการคำนวณอัตราการขยายขนาดของเมทริกซ์ฐาน การทำงาน เริ่มจากรับค่าจำนวนบิตข้อมูลที่ต้องการในแต่ละบล็อกรหัส ( $K_{_{b}}$ ) จำนวนบิตข้อมูลจริงแต่ละบล็อก รหัส (K') จากรูปที่ 3.5 และกราฟฐาน (BG) ที่ได้จากรูปที่ 3.2 ถัดมาคำนวณหาค่าอัตราการขยาย ขนาดของเมทริกซ์ฐาน ( $Z_{_{c}}$ ) โดยได้จากการหาค่าต่ำสุดของอัตราการขยายขนาดของเมทริกซ์ฐาน (Z) ในตารางที่ 2.5 โดยต้องสอดคล้องกับเงื่อนไขบังคับ  $K_{_{b}} \cdot Z_{_{c}} \ge K'$  หลังจากนั้นตรวจสอบค่า  $i_{LS}$  ของอัตราการขยายขนาดของเมทริกซ์ฐาน ( $Z_{_{c}}$ ) ที่ได้ ถัดมาจะพิจารณาค่าความยาวบิตข้อมูล หลังการขยายขนาดเมทริกซ์ฐาน (K) ถ้าเลือกใช้กราฟฐาน 1 ค่าความยาวบิตข้อมูลหลังการขยาย ขนาดเมทริกซ์ฐานคือ  $22Z_{_{c}}$  บิต แต่ถ้าเลือกใช้การฟฐาน 2 ค่าความยาวบิตข้อมูลหลังการขยาย ขนาดเมทริกซ์ฐาน (K) คือ  $10Z_{_{c}}$  บิต



รูปที่ 3.7 แผนภาพบล็อกการแบ่งย่อยบล็อกข้อมูล

รูปที่ 3.7 แสดงแผนภาพบล็อกการแบ่งย่อยบล็อกข้อมูล การทำงานเริ่มจากรับค่าเวกเตอร์คำ รหัส **b** จากโมดูลหลักการเข้ารหัส CRC จำนวนบล็อกรหัส (*C*) ความยาวบิตข้อมูลหลังการขยาย ขนาดเมทริกซ์ฐาน (*K*) จำนวนบิตข้อมูลจริงแต่ละบล็อกรหัส (*K'*) และจำนวนบิตพาริตีของ CRC (*L*) จากรูปที่ 3.4 หลังจากนั้นจะเป็นการนำบิตข้อมูลในเวกเตอร์ **b** ไปเก็บในแต่ละบล็อกรหัสย่อย **b**, ในตำแหน่งที่ 0 ถึง *K'*-*L*-1 ส่วนในตำแหน่งที่ *K'*-*L* ถึง *K* จะเป็นบิตว่าง <NULL>

3.1.2.3 การเข้ารหัส CRC ของบล็อกรหัส

โมดูลการเข้ารหัส CRC ครั้งที่ 2 จะเป็นการเข้ารหัส CRC ให้กับบล็อกรหัส รูปที่ 3.8 แสดง แผนภาพบล็อกการเข้ารหัส CRC ของบล็อกรหัส การทำงานเริ่มจากรับค่าเวกเตอร์บล็อกรหัส  $\mathbf{b}_{,}$ จำนวนบล็อกรหัส (C) ความยาวบิตข้อมูลหลังการขยายขนาดเมทริกซ์ฐาน (K) จำนวนบิตข้อมูล จริงแต่ละบล็อกรหัส (K') และจำนวนบิตพาริตีของ CRC (L) ถัดมาจะพิจารณาเงื่อนไขการเข้ารหัส CRC ของบล็อกรหัสดังนี้ ถ้าบล็อกรหัสย่อยมีเพียง 1 บล็อกจะไม่มีการเข้ารหัส CRC และเวกเตอร์ บล็อกรหัสอันใหม่  $\mathbf{c}_{,}$  จะกำหนดให้เท่ากับ  $\mathbf{b}_{,}$  ในกรณีที่จำนวนบล็อกรหัสย่อยมีมากกว่า 1 บล็อกจะ ทำการเข้ารหัส CRC ให้กับบล็อกรหัสทีละบล็อกจะได้เวกเตอร์  $\mathbf{p}_{,}$  หลังจากนั้นจะนำบิตพาริตีมาใน ตำแหน่ง K' - L ถึง K' เติมให้กับเวกเตอร์  $\mathbf{b}_{,}$  ในตำแหน่งที่ K' - L ถึง K' และในขั้นตอน สุดท้ายเวกเตอร์บล็อกรหัสอันใหม่  $\mathbf{c}_{,}$  จะกำหนดให้เท่ากับ  $\mathbf{b}_{,}$ 



รูปที่ 3.8 แผนภาพบล็อกการเข้ารหัส CRC ของบล็อกรหัส

3.1.2.4 การเข้ารหัส LDPC

โมดูลหลักการเข้ารหัส LDPC ประกอบไปด้วย 4 โมดูลย่อยได้แก่ การกำหนดความยาวคำ รหัส การสร้างเมทริกซ์พาริตีเซ็ก *H* การเติมบิตข้อมูลในบล็อกรหัส และ การเข้ารหัส LDPC



รูปที่ 3.9 แผนภาพบล็อกการกำหนดความยาวคำรหัส

รูปที่ 3.9 แสดงแผนภาพบล็อกการกำหนดความยาวคำรหัส การทำงานเริ่มจากรับค่า  $Z_c$ และ BG หลังจากนั้นจะพิจารณาเงื่อนไขดังนี้ ถ้าเลือกใช้กราฟฐาน 1 ความยาวคำรหัส N จะ เท่ากับ  $66Z_c$  บิต ถ้าเลือกใช้กราฟฐาน 2 ความยาวคำรหัส N จะเท่ากับ  $50Z_c$  บิต



รูปที่ 3.10 แผนภาพบล็อกการสร้างเมทริกซ์พาริตีเช็ก **H** 

รูปที่ 3.10 แสดงแผนภาพบล็อกการสร้างเมทริกซ์พาริตีเซ็ก **H** การทำงานเริ่มจากรับค่า BG Z<sub>c</sub> และ i<sub>Ls</sub> ถัดมาเป็นการกำหนดขนาดขอมเมทริกซ์ **H** และการเลือกใช้ตารางการสร้าง **H** โดยพิจารณาจากเงื่อนไขดังนี้ ถ้าเลือกใช้กราฟฐาน 1 ขนาดของเมทริกซ์ **H** คือ 46×68 และ เลือกใช้ค่าในตารางที่ 2.6 ถ้าเลือกใช้กราฟฐาน 2 ขนาดของเมทริกซ์ **H** คือ 42×52 และเลือกใช้ ค่าในตารางที่ 2.7 หลังจากนั้นจะสร้างเมทริกซ์ **H** ให้มีค่า 0 ทั้งหมดโดยมีขนาดที่กำหนดตามเงื่อนไข ข้างต้น หลังจากนั้นทำการเติมค่าของเมทริกซ์ในตำแหน่งที่กำหนดในตาราง โดยค่าจำนวนเต็มใน ตารางจะสอดคล้องกับ Z<sub>c</sub> ดังสมการที่ (10)

รูปที่ 3.11 แสดงแผนภาพบล็อกการเติมบิตข้อมูลในบล็อกรหัส การทำงานเริ่มจากรับค่า เวกเตอร์ **c**<sub>,</sub> Z<sub>c</sub> C และ K ถัดมาเป็นการเติมบิตข้อมูล **c**<sub>,</sub> ลงไปในเวกเตอร์ **d**<sub>,</sub> ในตำแหน่งที่ 2Z<sub>c</sub> ถึง K เนื่องจากข้อมูลใน 2 หลักแรกจะไม่ถูกส่งออกไป ขั้นตอนถัดมาจะเป็นการพิจารณาค่าใน เวกเตอร์ **c**<sub>,</sub> ถ้าบิตในตำแหน่งดังกล่าวเป็นบิตว่าง <NULL> จะเติมบิต 0 ลงไปแทน



รูปที่ 3.11 แผนภาพบล็อกการเติมบิตข้อมูลในบล็อกรหัส



รูปที่ 3.12 แสดงแผนภาพบล็อกการเข้ารหัส LDPC การทำงานเริ่มจากรับค่าเวกเตอร์  $\mathbf{c}_r$ ,  $Z_c \ C \ N$  และ K ถัดมาเป็นกระบวนการเข้ารหัส LDPC แต่ละบล็อกรหัสจะได้คำรหัส  $\mathbf{w}$  และนำ บิตพาริตีในเวกเตอร์  $\mathbf{w}$  เติมในเวกเตอร์  $A \ge 1013 \lor ($ ) ในตำแหน่งที่ K ถึง  $N + 2Z_c$ 

## 3.1.2.5 การปรับอัตรารหัส

โมดูลหลักการการปรับอัตรารหัส ประกอบไปด้วย 4 โมดูลย่อยได้แก่ การกำหนดความยาว คำรหัสของบล็อกรหัส การคำนวณข้อมูลการส่งกลุ่มของบล็อกรหัส (*CBGTI*) การคำนวณความยาว ข้อมูลเอาต์พุตของกระบวนการปรับอัตรารหัส และการเลือกบิตเพื่อส่ง



รูปที่ 3.13 แผนภาพบล็อกการกำหนดความยาวคำรหัสของบล็อกรหัส

รูปที่ 3.13 แสดงแผนภาพบล็อกการกำหนดความยาวคำรหัสของบล็อกรหัส การทำงานเริ่ม จากรับค่า  $I_{LBRM}$   $TBS_{LBRM}$  N C และ  $R_{LBRM}$  ถัดมาคำนวณ  $N_{ref}$  หลังจากนั้นพิจารณาเงื่อนไข ดรรชนีของบัฟเฟอร์ที่ถูกจำกัด ถ้า  $I_{LBRM}$  เท่ากับ 0 ความยาวคำรหัสของบล็อกรหัส  $(N_{cb})$ กำหนดให้เท่ากับความยาวคำรหัสของ LDPC (N) แต่ถ้า  $I_{LBRM}$  ไม่เท่ากับ 0 ความยาวคำรหัสของ บล็อกรหัส  $(N_{cb})$  กำหนดให้เท่ากับค่าต่ำสุดระหว่างความยาวคำรหัสของ LDPC (N) และ  $N_{ref}$ 



รูปที่ 3.14 แผนภาพบล็อกการคำนวณข้อมูลการส่งกลุ่มของบล็อกรหัส (*CBGTI* )

รูปที่ 3.14 แสดงแผนภาพบล็อกการคำนวณข้อมูลการส่งกลุ่มของบล็อกรหัส (*CBGTI*) การทำงานเริ่มจากรับค่า *C* ถัดมากำหนดให้ *CBGTI<sub>fags</sub>* แต่ละบล็อกรหัสมีค่า 1 และกำหนดให้ *CBGTI* เป็นเซตว่าง หลังจากนั้นเติมบิต 0 ให้กับ *CBGTI<sub>fags</sub>* ในตำแหน่งที่ *CBGTI* น้อยกว่า *C* สุดท้าย *C* คำนวณมาจากผลรวมของ *CBGTI<sub>fags</sub>* 



รูปที่ 3.15 แผนภาพบล็อกการคำนวณความยาวข้อมูลเอาต์พุตของกระบวนการปรับอัตรารหัส

รูปที่ 3.15 แสดงแผนภาพบล็อกการคำนวณความยาวข้อมูลเอาต์พุตของกระบวนการปรับ อัตรารหัส การทำงานเริ่มจากรับค่า *C CBGTI<sub>flags</sub> C' G N<sub>L</sub>* และ *Q<sub>m</sub>* ถัดมาจะพิจารณา เงื่อนไขแรก ถ้าค่า *CBGTI<sub>flags</sub>* ของบล็อกรหัสเท่ากับ 0 กำหนดให้ความยาวบล็อกรหัส *E<sub>r</sub>* เท่ากับ 0 ถ้าค่า *CBGTI<sub>flags</sub>* ของบล็อกรหัสไม่ใช่ค่า 0 จะพิจารณาเงื่อนไข  $j \leq C' - \text{mod}(G/N_L \cdot Q_m, C') - 1$ ถ้าเป็นไปตามเงื่อนไขจะคำนวณค่า *E<sub>r</sub>* ตามสมการที่ (11) ถ้าไม่เป็นไปตามเงื่อนไขจะคำนวณค่า *E<sub>r</sub>* ตามสมการที่ (12)



รูปที่ 3.16 แผนภาพบล็อกการเลือกบิตเพื่อส่ง

รูปที่ 3.16 แสดงแผนภาพบล็อกการเลือกบิตเพื่อส่ง การทำงานเริ่มจากรับค่า  $\mathbf{e}_r \ \mathbf{d}_r \ C$  $E_r \ k_0 \ N_{cb} \ BG$  และ  $rv_{id}$  ถัดมา พิจารณาเงื่อนไขดังนี้ ถ้าเวกเตอร์  $\mathbf{d}_r$  เป็นบิตว่าง <NULL> จะ นำค่าบิตในตำแหน่ง  $\operatorname{mod}(k_0(4(BG-1) + rv_{id} + 1 + j, N_{cb}))$  มาใส่ในเวกเตอร์  $\mathbf{e}_r$  ถ้าเวกเตอร์  $\mathbf{d}_r$  ไม่ใช่บิตว่าง <NULL> จะไม่ทำอะไรกับข้อมูล

3.1.2.6 การแทรกสลับบิต

รูปที่ 3.17 แสดงแผนภาพบล็อกการแทรกสลับบิต การทำงานเริ่มจากรับค่าเวกเตอร์  $\mathbf{e}_r$  Cและ  $Q_m$  ถัดมาคำนวณความยาวข้อมูล  $E_r$  หลังจากนั้นจะแทรกสลับบิตข้อมูลโดยนำบิตข้อมูลของ  $\mathbf{e}_r$  ในตำแหน่ง  $i * E_r / Q_m + j$  ไปใส่ในเวกเตอร์  $\mathbf{f}_r$  ในตำแหน่ง  $i + j * Q_m$ 



รูปที่ 3.17 แผนภาพบล็อกการแทรกสลับบิต

# 3.1.2.7 การต่อเรียงบล็อกรหัส



รูปที่ 3.18 แสดงแผนภาพบล็อกการต่อเรียงบล็อกรหัส การทำงานเริ่มจากรับค่าเวกเตอร์ **f**, *C* และ *K* ถัดมาคำนวณค่าความยาวบล็อกรหัส *E*, หลังจากนั้นบล็อกรหัสย่อยจะถูกนำไปรียงต่อ กันในเวกเตอร์ **g** ตามลำดับ

# 3.2 รายละเอียดการออกแบบชุดซอฟต์แวร์และวงจรเข้ารหัสช่องสัญญาณชนิด Polar codes 3.2.1 ส่วนประกอบชุดซอฟต์แวร์และวงจร

ส่วนประกอบชุดซอฟต์แวร์และวงจรการเข้ารหัสจะประกอบไปด้วยกระบวนการทำงาน 11 ส่วนดังนี้ 1) การแบ่งย่อยบล็อกรหัส 2) การเข้ารหัส CRC 3) การสแครมบลิง CRC 4) การแทรกสลับ CRC 5) การลำดับช่องสัญญาณย่อย 6) การคำนวณบิตพาริตี 7) การเข้ารหัสโพลาร์ 8) การแทรกสลับ บล็อกย่อย 9) การปรับอัตรารหัส 10) การแทรกสลับบิตรหัส 11) การต่อบล็อกรหัส ซึ่งจำนวนโมดูล หลักของซอร์สโค้ดมีจำนวน 5 โมดูลหลักและมีโมดูลย่อยภายในโมดูลหลักประกอบการทำงาน ซึ่งมี จำนวนครอบคลุมเท่ากับกระบวนการทำงานทั้งหมด

โมดูลหลักทั้งหมด 5 โมดูล ประกอบไปด้วยไฟล์สกุล m ดังนี้

1) CodeBlockSegmentation.m ของกระบวนการแบ่งย่อยบล็อกรหัส

2) CRCAttachment.m ของกระบวนการเข้ารหัส การสแครมบลิง และการแทรกสลับ CRC และมีโมดูลย่อยประกอบไปด้วย

- 2.1) CRCAttachment
- 2.2) CRCInterleaver
- 2.3) CRCFunction
- 2.4) RNTISelection

3) PolarSequencing.m ของกระบวนการลำดับช่องสัญญาณย่อยและการคำนวณบิตพาริตี และมีโมดูลย่อยประกอบไปด้วย

- 3.1) PolarSequencing
- 3.2) SubBlockInterleaver
- 3.3) PolarGeneratorMatrix
- 3.4) ParityCheckEncoding

4) PolarEncoding.m ของกระบวนการเข้ารหัสโพลาร์ การแทรกสลับบล็อกย่อย และการ ปรับอัตรารหัส และมีโมดูลย่อยประกอบไปด้วย

5) CodedBitInterleaver.m ของกระบวนการแทรกสลับบิตรหัสและการต่อบล็อกรหัส

# 3.2.2 รายละเอียดการออกแบบชุดซอฟต์แวร์และวงจรเข้ารหัสช่องสัญญาณชนิด Polar codes มาตรฐาน 5G

รายละเอียดการออกแบบชุดซอฟต์แวร์จะแบ่งหัวข้อย่อยตามซอฟต์แวร์โมดูลหลัก 5 หลัก และจะอธิบายรายละเอียดของซอฟต์แวร์โมดูลย่อยในโมดูลหลักภายใต้หัวข้อย่อย

3.2.2.1 การแบ่งย่อยบล็อกรหัส

โมดูลการแบ่งย่อยบล็อกรหัสสามารถเข้าถึงได้ที่ไฟล์ CodeBlockSegmentation.m

การแบ่งย่อยบล็อกรหัสแบ่งข้อมูลขาเข้าเป็นสองส่วน โดยเวกเตอร์ **a** ความยาว *A* จะถูก แบ่งครึ่งออกเป็นสองเวกเตอร์ **a'** ความยาว *A*' โมดูลจะทำงานเฉพาะช่องสัญญาณ PUCCH ในกรณี ที่  $A \ge 1013 \lor (A \ge 360 \land E \ge 1088)$  สำหรับกรณีอื่นและช่องสัญญาณ PBCH และ PDCCH โมดูลจะไม่ทำงานและแทนเวกเตอร์ **a'** = **a** ที่ความยาว A' = A แผนภาพการทำงานสามารถแสดง ได้ดังรูปที่ 3.19



รูปที่ 3.19 แผนผังการทำงานการแบ่งย่อยบล็รอกรหัส

3.2.2.2 การเข้ารหัส การสแครมบลิง และการแทรกสลับ CRC

โมดูลการเข้ารหัส การสแครมบลิง และการแทรกสลับ CRC สามารถเข้าถึงได้ที่ไฟล์ CRCAttachment.m

3.2.2.2.1 การเชื่อมบิต CRC ท้ายข้อมูล

ระบบจะทำการเข้ารหัส CRC ซึ่งจะได้บิต CRC หรือเวกเตอร์  ${f p}$  ความยาว L และต่อท้าย เวกเตอร์  ${f a}'$  ได้ผลลัพธ์เป็นเวกเตอร์  ${f c}$  ความยาว K=A'+L แผนภาพการทำงานสามารถแสดงได้ ดังรูปที่ 3.20

สำหรับช่องสัญญาณ PBCH และ PDCCH โพลิโนเมียลสร้างที่จะเลือกใช้คือ  $g_{24C}(x)$  ที่มี ความยาว L=24 และสำหรับช่องสัญญาณ PDCCH ค่าเริ่มต้นในรีจิสเตอร์จะตั้งค่าเป็น 1 ทั้งหมด สำหรับช่องสัญญาณ PUCCH หากความยาว  $A \ge 20$  จะเลือกใช้โพลิโนเมียลสร้าง  $g_{11}(x)$ ที่มีความยาว L=11 และหากความยาว  $A \le 19$  จะเลือกใช้โพลิโนเมียลสร้าง  $g_6(x)$  ที่มีความยาว L=6



3.2.2.2.2 การสแครมบลิง CRC

การสแครมบลิง CRC จะนำบิต RNTI ความยาว 16 บิตมาทำกระบวนการเอ็กซ์คลูซีฟออร์กับ บิต CRC 16 บิตสุดท้ายหรือเวกเตอร์  $\mathbf{c}^{\kappa}_{\scriptscriptstyle A'+9}$  แผนภาพการทำงานสามารถแสดงได้ดังรูปที่ 3.21



รูปที่ 3.21 แผนผังการทำงานการสแครมบลิง CRC

3.2.2.2.3 การแทรกสลับ CRC

การแทรกสลับ CRC จะนำเวกเตอร์ **c** ที่ผ่านการเข้ารหัส CRC หรือการสแครมบลิงมาแทรก สลับตำแหน่งบิต ได้ผลลัพธ์เป็นเวกเตอร์ **c'** ที่มีความยาว *K* ที่มีความยาวเท่ากับเวกเตอร์ **c** แผนภาพการทำงานสามารถแสดงได้ดังรูปที่ 3.22 โมดูลจะทำงานเฉพาะช่องสัญญาณ PBCH และ PDCCH ที่มีการเข้ารหัส CRC ด้วยโพลิโนเมียลสร้าง <sub>*g*<sub>24</sub>*c*(*x*) สำหรับช่องสัญญาณ PUCCH โมดูล จะไม่ทำงาน</sub>



3.2.2.2.4 การสร้างลำดับการแทรกสลับ CRC

ลำดับการแทรกสลับ CRC ถูกสร้างโดยอัลกอริทึมที่ได้ระบุไว้ตามมาตรฐานร่วมกับลำดับการ แทรกสลับตามตารางที่ 10 แผนภาพการทำงานสามารถแสดงได้ดังรูปที่ 3.23



รูปที่ 3.23 แผนผังการทำงานการสร้างลำดับการแทรกสลับ CRC

3.2.2.2.5 การเข้ารหัส CRC

การเข้ารหัส CRC จะเข้ารหัส CRC แก่เวกเตอร์ **a'** จากกระบวนการก่อน โดยโมดูลจะเลือก โพลิโนเมียลสร้างในการเข้ารหัส CRC จามเงื่อนไขช่องสัญญาณและความยาว **A** การเข้ารหัส CRC สามารถดำเนินการได้โดยการใช้งาน cyclic shift register ที่มีการตั้งค่าเริ่มต้นในรีจิสเตอร์เป็น 0 ทั้งหมดยกเว้นช่องสัญญาณ PDCCH ที่ตั้งค่าเริ่มต้นในรีจิสเตอร์เป็น 1 แผนภาพการทำงานสามารถ แสดงได้ดังรูปที่ 3.24



รูปที่ 3.24 แผนผังการทำงานการเข้ารหัส CRC

3.2.2.3 การลำดับช่องสัญญาณย่อยและการคำนวณบิตพาริตี

โมดูลการลำดับช่องสัญญาณย่อยและการคำนวณบิตพาริตีสามารถเข้าถึงได้ที่ไฟล์ PolarSequencing.m

## 3.2.2.3.1 การหาความยาวคำรหัสแม่

ก่อนการลำดับช่องสัญญาณย่อย ระบบจำเป็นต้องหาความยาวคำรหัสแม่ *N* สำหรับการ ลำดับช่องสัญญาณย่อยและการเข้ารหัสโพลาร์ โดย *N* ต้องมีค่าเท่ากับสองกำลังใด ๆ การคำนวณ ความยาวคำรหัสแม่จะนำเวกเตอร์ **c** ที่มีความยาว *K* และความยาวคำรหัส *E* มาพิจารณาเพื่อให้ ได้ความยาวคำรหัสแม่ที่เหมาะสม แผนภาพการทำงานสามารถแสดงได้ดังรูปที่ 3.25


#### 3.2.2.3.2 การลำดับช่องสัญญาณย่อย

การลำดับช่องสัญญาณย่อย ระบบจะค้นหาตำแหน่งบิตแช่แข็งของรหัสโพลาร์ตามเงื่อนไข ต่าง ๆ แผนภาพการทำงานสามารถแสดงได้ดังรูปที่ 3.26 และสามารถสรุปได้ดังนี้

 1) เลือกตำแหน่งบิตแช่แข็งสำหรับการปรับอัตรารหัส หาก K/E≤7/16 จะปรับอัตรา รหัสด้วยการพังก์เจอร์ ซึ่งจะกำหนดบิตแช่แข็งที่ U ตำแหน่งแรก ในกรณีอื่นจะปรับอัตรารหัสด้วย การช็อตเทน ซึ่งจะกำหนดบิตแช่แข็งที่ U ตำแหน่งสุดท้าย โดย U คำนวณได้ดังสมการที่ 16
 2) หากจำนวนบิตแช่แข็งสำหรับการปรับอัตรารหัสยังไม่เกินจำนวนบิตแช่แข็งที่มีได้ จะเลือก บิตแช่แข็งเพิ่มเติมตามลำดับความน่าเชื่อถือช่องสัญญาณตามตารางที่ 2.12



จากนั้นสำหรับช่องสัญญาณ PUCCH ที่ความยาว  $A \le 19$  ระบบจะเติมบิตพาริตีเข้าใน จำนวน  $N_{PC} = 3$  ตามแผนภาพการทำงานแสดงได้ดังรูปที่ 3.27 โดยในกรณี  $E - A \le 175$ บิตพาริตีทั้ง 3 บิตจะถูกเลือกจากลำดับความน่าเชื่อถือที่ต่ำที่สุด ส่วนในกรณี E - A > 175บิตพาริตี 2 บิตจะถูกเลือกจากลำดับความน่าเชื่อถือที่ต่ำที่สุดและบิตพาริตีสุดท้ายจะถูกเลือกโดย ตำแหน่งที่มีน้ำหนักแถวของเมทริกซ์สร้าง **G** ต่ำที่สุดในตำแหน่งที่ไม่ใช่ตำแหน่งบิตแช่แข็ง  $Q \in Q_F$ หากมีตำแหน่งของน้ำหนักแถวมากกว่าหนึ่ง จะเลือกตำแหน่งน้ำหนักแถวต่ำสุดที่มีความน่าเชื่อถือ ที่สุด



รูปที่ 3.27 แผนผังการทำงานการลำดับช่องสัญญาณย่อย (ต่อ)

3.2.2.3.3 การคำนวณบิตพาริตี

การคำนวณบิตพาริตีจะหาคำนวณค่าของบิตพาริตีหากกระบวนการก่อนหน้ามีการจองพื้นที่ ให้บิตพาริตีจำนวน  $N_{_{PC}}$  บิต ซึ่งโมดูลจะทำงานเฉพาะช่องสัญญาณ PUCCH ในกรณีที่  $A\,{\leq}\,19$ สำหรับกรณีอื่นและช่องสัญญาณ PBCH และ PDCCH โมดูลจะไม่ทำงาน โดยบิตพาริตีที่อยู่ใน

ตำแหน่ง  $Q_{PC}$  จะมีความสัมพันธ์กับบิตก่อนหน้าถัดไปทีละ 5 ตำแหน่งเรื่อย ๆ ไปยังจุดเริ่มต้น และ จะมีความสัมพันธ์เฉพาะบิตข้อมูลที่อยู่ในตำแหน่ง  $Q_I$  โดยเฉพาะ แผนภาพการทำงานสามารถแสดง ได้ดังรูปที่ 3.28



3.2.2.4 การเข้ารหัสโพลาร์ การแทรกสลับบล็อกย่อย และการปรับอัตรารหัส โมดูลการเข้ารหัสโพลาร์ การแทรกสลับบล็อกย่อย และการปรับอัตรารหัสสามารถเข้าถึงได้ที่ ไฟล์ PolarEncoding.m

#### 3.2.2.4.1 การเข้ารหัสโพลาร์

การเข้ารหัสโพลาร์จะทำการเข้ารหัสเวกเตอร์ **u** ที่มีความยาว *N* ที่ผ่านกระบวนการก่อน หน้า โดย *N* ต้องมีค่าเท่ากับสองกำลังใด ๆ ได้ผลลัพธ์เป็นเวกเตอร์ **d** ที่มีความยาว *N* เท่ากับ เวกเตอร์ **u** แผนภาพการทำงานสามารถแสดงได้ดังรูปที่ 3.29



รูปที่ 3.29 แผนผังการทำงานการเข้ารหัสโพลาร์

3.2.2.4.2 การแทรกสลับบล็อกย่อย

การแทรกสลับบล็อกย่อยจะนำเวกเตอร์ **d** ที่ผ่านการเข้ารหัสโพลาร์มาแทรกสลับตำแหน่ง บิต ได้ผลลัพธ์เป็นเวกเตอร์ **y** = J(**d**) ที่มีความยาว N ที่มีความยาวเท่ากับเวกเตอร์ **d** แผนภาพ การทำงานสามารถแสดงได้ดังรูปที่ 3.30



รูปที่ 3.30 แผนผังการทำงานการแทรกสลับบล็อกย่อย

3.2.2.4.3 การสร้างลำดับการแทรกสลับบล็อกย่อย

ลำดับการแทรกสลับบล็อกย่อยถูกสร้างโดยอัลกอริทึมที่ได้ระบุไว้ตามมาตรฐานร่วมกับลำดับ การแทรกสลับตามตารางที่ 12 ได้ผลลัพธ์เป็นลำดับการแทรกสลับบล็อกย่อย *J*() แผนภาพการ ทำงานสามารถแสดงได้ดังรูปที่ 3.31 ลำดับการแทรกสลับบล็อกย่อยจะถูกคำนวณไว้ก่อนภายใน กระบวนการลำดับช่องสัญญาณย่อยเพื่อใช้ในการกำหนดตำแหน่งบิตแช่แข็งสำหรับการปรับอัตรา รหัสแบบพังก์เซอร์



รูปที่ 3.31 แผนผังการทำงานการสร้างลำดับการแทรกสลับบล็อกย่อย

3.2.2.4.4 การปรับอัตรารหัส

ระบบจะปรับความยาวคำรหัสแม่ให้มีความยาวเท่ากับความยาวคำรหัสที่ผู้ใช้งานต้องการ โดยเวกเตอร์ y ที่ความยาว N จากกระบวนการก่อนหน้าจะถูกปรับความยาวให้เท่ากับ E หาก กรณี  $E < N \land K / E \le 7/16$  เวกเตอร์ y จะถูกพังก์เซอร์ หากกรณี  $E < N \land K / E > 7/16$ เวกเตอร์ y จะถูกซ็อตเทน และหากกรณี E > N เวกเตอร์ y จะถูกส่งซ้ำให้มีความยาวมากขึ้น โดยจะผลลัพธ์เป็นเวกเตอร์ e ที่มีความยาว E แผนภาพการทำงานสามารถแสดงได้ดังรูปที่ 3.32



3.2.2.5 การแทรกสลับบิตรหัสและการต่อบล็อกรหัส

โมดูลการแทรกสลับบิตรหัสและการต่อบล็อกรหัสสามารถเข้าถึงได้ที่ไฟล์ CodedBitInterleaver.m

#### 3.2.2.5.1 การแทรกสลับบิตรหัส

การแทรกสลับบิตรหัสจะนำเวกเตอร์ **e** ที่ผ่านการปรับอัตรารหัสมาแทรกสลับตำแหน่งบิต ได้ผลลัพธ์เป็นเวกเตอร์  $\mathbf{f} = V(\mathbf{e})$  ที่มีความยาว *E* ที่มีความยาวเท่ากับเวกเตอร์ **e** แผนภาพการ ทำงานสามารถแสดงได้ดังรูปที่ 3.33 โมดูลจะทำงานเฉพาะช่องสัญญาณ PUCCH สำหรับ ช่องสัญญาณ PBCH และ PDCCH โมดูลจะไม่ทำงานและได้ผลลัพธ์เวกเตอร์  $\mathbf{f} = \mathbf{e}$ 



3.2.2.5.2 การสร้างลำดับการแทรกสลับบิตรหัส

ลำดับการแทรกสลับบิตรหัสถูกสร้างโดยอัลกอริทึมที่ได้ระบุไว้ตามมาตรฐานร่วมกับลำดับ การแทรกสลับที่คำนวณตามอัลกอริทึมดังรูปที่ 3.34 ได้ผลลัพธ์เป็นลำดับการแทรกสลับบิตรหัส *V*() แผนภาพการทำงานสามารถแสดงได้ดังรูปที่ 3.34



รูปที่ 3.34 แผนผังการทำงานการสร้างลำดับการแทรกสลับบิตรหัส

#### 3.2.2.5.3 การต่อบล็อกรหัส

หากกระบวนแรกระบบได้มีการแบ่งย่อยบล็อกรหัส โมดูลการต่อบล็อกรหัสจะทำงาน โดยจะ นำเวกเตอร์ **f** ทั้งสองเวกเตอร์ที่มีการแบ่งย่อยบล็อกรหัสก่อนหน้ามาต่อกันตามลำดับเดิม ได้ผลลัพธ์ เป็นเวกเตอร์ **g** ที่ความยาว 2*E* หากมีการแบ่งย่อยบล็อกรหัสก่อนหน้าและ *E* หากไม่มีการ แบ่งย่อยบล็อกรหัสก่อนหน้า แผนภาพการทำงานสามารถแสดงได้ดังรูปที่ 3.35



รูปที่ 3.35 แผนผังการทำงานการต่อบล็อกรหัส

# 3.3 รายละเอียดการออกแบบชุดซอฟต์แวร์การเรียนรู้การสื่อสารดิจิทัลที่มีการเข้ารหัส ช่องสัญญาณมาตรฐาน 5G

# 3.3.1 ส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อควบคุมวงจรเข้ารหัสช่องสัญญาณชนิด LDPC Codes

รายละเอียดการออกแบบส่วนต่อประสานกราฟิกผู้ใช้ (Graphical User Interface: GUI) เพื่อควบคุมวงจรเข้ารหัสช่องสัญญาณชนิด LDPC Codes ประกอบด้วย 5 ส่วน ได้แก่ การเลือกตัว เข้ารหัส การเลือกวิธีการเข้ารหัส การป้อนพารามิเตอร์และอินพุต การสั่งการเข้ารหัส และการ แสดงผลลัพธ์ โดยหน้าต่างส่วนต่อประสานกราฟิกผู้ใช้ที่ได้จากการออกแบบและแผนผังการทำงาน ของโปรแกรมสำหรับรหัสช่องสัญญาณชนิด LDPC Codes ดังแสดงในรูปที่ 3.36 และ 3.37 ตามลำดับ



รูปที่ 3.36 หน้าต่างส่วนต่อประสานกราฟิกกับผู้ใช้สำหรับรหัสช่องสัญญาณชนิด LDPC Codes



รูปที่ 3.37 แผนผังการทำงานของส่วนต่อประสานกราฟิกกับผู้ใช้สำหรับ รหัสช่องสัญญาณชนิด LDPC Codes

จากรูปที่ 3.36 และ 3.37 สามารถสรุปส่วนประกอบและการทำงานของส่วนต่อประสาน กราฟิกกับผู้ใช้สำหรับช่องสัญญาณชนิด LDPC Codes ได้ดังนี้

1) การเลือกตัวเข้ารหัส ในส่วนนี้ผู้ใช้สามารถเลือกชนิดของรหัสช่องสัญญาณที่ต้องการได้ โดยในกรณีรหัสช่องสัญญาณชนิด LDPC Codes การเข้ารหัสสัญญาณ Downlink และ Uplink จะมี กระบวนการเข้ารหัสเหมือนกัน

การเลือกวิธีการเข้ารหัส ในส่วนนี้ผู้ใช้สามารถเลือกวิธีการเข้ารหัสโดยใช้ชุดอุปกรณ์
 (FPGA) หรือชุดซอฟต์แวร์ โดยในกรณีที่ต้องการใช้ชุดซอฟต์แวร์ผู้ใช้ต้องกดเลือกที่ "Software"

 การป้อนพารามิเตอร์และอินพุต เมื่อผู้ใช้เลือกชนิดของรหัสช่องสัญญาณในส่วนนี้จะแสดง รายการพารามิเตอร์ที่ผู้ใช้จำเป็นต้องป้อนเพื่อใช้ในการเข้ารหัส พร้อมทั้งแสดงค่าเริ่มต้นของ พารามิเตอร์และอินพุต โดยผู้ใช้สามารถปรับเปลี่ยนพารามิเตอร์และอินพุตตามต้องการได้

 4) การสั่งการเข้ารหัส ในส่วนนี้เมื่อผู้ใช้กดปุ่ม "RUN" ระบบจะนำพารามิเตอร์และอินพุตที่ ผู้ใช้ป้อนในส่วนที่ 3 มาทำการเข้ารหัสช่องสัญญาณโดยใช้ซอฟต์แวร์การเข้ารหัส

5) การแสดงผลลัพธ์ หลังจากกระบวนการเข้ารหัสเสร็จสิ้น ในส่วนนี้จะแสดงผลลัพธ์ที่ได้จาก การเข้ารหัสในแต่ละขั้นตอนในรูปแบบของบล็อกไดอะแกรม

# 3.3.2 ส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อควบคุมวงจรเข้ารหัสช่องสัญญาณชนิด Polar Codes

รายละเอียดการออกแบบส่วนต่อประสานกราฟิกผู้ใช้เพื่อควบคุมวงจรเข้ารหัสซ่องสัญญาณ ชนิด Polar Codes ประกอบด้วย 5 ส่วน ได้แก่ การเลือกตัวเข้ารหัส การเลือกวิธีการเข้ารหัส การ ป้อนพารามิเตอร์และอินพุต การสั่งการเข้ารหัส และการแสดงผลลัพธ์ โดยหน้าต่างส่วนต่อประสาน กราฟิกผู้ใช้สำหรับรหัสซ่องสัญญาณชนิด Polar Code มี 3 รูปแบบตามลักษณะของสัญญาณ ซึ่ง ประกอบด้วย Downlink Uplink และ Broadcast ดังแสดงในรูปที่ 3.38-3.40 ตามลำดับ นอกจากนี้ แผนผังการทำงานของโปรแกรมสำหรับ Polar Codes แสดงดังรูปที่ 3.41



รูปที่ 3.38 หน้าต่างส่วนต่อประสานกราฟิกกับผู้ใช้สำหรับ

รหัสช่องสัญญาณชนิด Polar Codes (Downlink)



รูปที่ 3.39 หน้าต่างส่วนต่อประสานกราฟิกกับผู้ใช้สำหรับ

รหัสช่องสัญญาณชนิด Polar Codes (Uplink)





จากรูปที่ 3.38-3.41 สามารถสรุปส่วนประกอบและการทำงานของส่วนต่อประสานกราฟิก กับผู้ใช้สำหรับช่องสัญญาณชนิด Polar Codes ได้ดังนี้

 การเลือกตัวเข้ารหัส ในส่วนนี้ผู้ใช้สามารถเลือกชนิดของรหัสช่องสัญญาณที่ต้องการได้ โดยในกรณีรหัสช่องสัญญาณชนิด Polar Codes ผู้ใช้สามารถเลือกตัวเข้ารหัสตามลักษณะของ สัญญาณได้ 3 รูปแบบ คือ Downlink Uplink และ Broadcast โดยแต่ละรูปแบบจะแสดงหน้าต่าง ส่วนต่อประสานกราฟิกกับผู้ใช้ที่แตกต่างกัน ดังแสดงในรูปที่ 3.38-3.40

2) การเลือกวิธีการเข้ารหัส ในส่วนนี้ผู้ใช้สามารถเลือกวิธีการเข้ารหัสโดยใช้ชุดอุปกรณ์
 (FPGA) หรือชุดซอฟต์แวร์ โดยในกรณีที่ต้องการใช้ชุดซอฟต์แวร์ผู้ใช้ต้องกดเลือกที่ "Software"

 การป้อนพารามิเตอร์และอินพุต เมื่อผู้ใช้เลือกชนิดของรหัสช่องสัญญาณในส่วนนี้จะแสดง รายการพารามิเตอร์ที่ผู้ใช้จำเป็นต้องป้อนเพื่อใช้ในการเข้ารหัส พร้อมทั้งแสดงค่าเริ่มต้นของ พารามิเตอร์และอินพุต โดยผู้ใช้สามารถปรับเปลี่ยนพารามิเตอร์และอินพุตตามต้องการได้

4) การสั่งการเข้ารหัส ในส่วนนี้เมื่อผู้ใช้กดปุ่ม "RUN" ระบบจะนำพารามิเตอร์และอินพุตที่ ผู้ใช้ป้อนในส่วนที่ 3 มาทำการเข้ารหัสช่องสัญญาณโดยใช้ซอฟต์แวร์การเข้ารหัส 5) การแสดงผลลัพธ์ หลังจากกระบวนการเข้ารหัสเสร็จสิ้น ในส่วนนี้จะแสดงผลลัพธ์ที่ได้จาก การเข้ารหัสในแต่ละขั้นตอนในรูปแบบของบล็อกไดอะแกรม



รหัสช่องสัญญาณชนิด Polar Codes

3.4 รายละเอียดการออกแบบชุดวงจรการเรียนรู้การสื่อสารดิจิทัลที่มีการเข้ารหัสช่องสัญญาณ มาตรฐาน 5G

3.4.1 ชุดวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อการเข้ารหัส ช่องสัญญาณชนิด LDPC Codes

รายละเอียดการออกแบบชุดวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้ เพื่อเชื่อมต่อ ข้อมูลระหว่างผู้ใช้งานผ่านส่วนต่อประสานกราฟิกกับผู้ใช้กับวงจรเข้ารหัสช่องสัญญาณชนิด LDPC Codes คอมพิวเตอร์ ซึ่งแสดงส่วนต่อประสานกราฟิกกับผู้ใช้ จะรับข้อมูลการเข้ารหัสจากผู้ใช้งานที่ได้ กรอก เพื่อจัดการข้อมูลและส่งต่อไปยังวงจรเข้ารหัส field programmable gate array หรือ FPGA ผ่านโปรโตคอล universal asynchronous receiver-transmitter หรือ UART แสดงชุดวงจร เข้ารหัส LDPC ที่ประกอบด้วยส่วนต่อประสานกราฟิกกับผู้ใช้และ FPGA ในระบบได้ดังภาพที่ 3.42 และแสดงแผนผังการทำงานได้ดังภาพที่ 3.43 และ 3.44



รูปที่ 3.42 ชุดวงจรการเรียนรู้การสื่อสารดิจิทัลที่มีการเข้ารหัสช่องสัญญาณมาตรฐาน 5G ประกอบด้วยส่วนต่อประสานกราฟิกกับผู้ใช้และ FPGA สำหรับรหัส LDPC



รูปที่ 3.43 แผนผังการทำงานการสื่อสารระหว่างคอมพิวเตอร์สู่วงจรเข้ารหัส FPGA สำหรับรหัส LDPC



รูปที่ 3.44 แผนผังการทำงานการสื่อสารระหว่างวงจรเข้ารหัส FPGA สู่คอมพิวเตอร์ สำหรับรหัส LDPC

จากรูปที่ 3.43 และ 3.44 จะแบ่งเป็นรายละเอียดการทำงานการสื่อสารระหว่างคอมพิวเตอร์ สู่วงจรเข้ารหัส FPGA และระหว่างวงจรเข้ารหัส FPGA สู่คอมพิวเตอร์ ตามลำดับ การสื่อสารระหว่าง คอมพิวเตอร์สู่วงจรเข้ารหัส FPGA สามารถสรุปขั้นตอนการทำงานได้ดังนี้  เลือกวิธีการเข้ารหัส "FPGA" โดยผู้ใช้งานจะเลือกผ่านส่วนต่อประสานกราฟิกกับผู้ใช้บน คอมพิวเตอร์ เมื่อเลือกตัวเลือกดังกล่าว คอมพิวเตอร์จะปรับการทำงานโดยการส่งข้อมูลไปให้วงจร เข้ารหัส FPGA ทำการเข้ารหัสแทนคอมพิวเตอร์เอง หากเลือกเป็น "Software"

 เลือกตัวเข้ารหัส "5G LDPC Encoder - Downlink/Uplink" โดยผู้ใช้งานจะเลือกผ่าน ส่วนต่อประสานกราฟิกกับผู้ใช้บนคอมพิวเตอร์ เมื่อเลือกตัวเลือกดังกล่าว คอมพิวเตอร์จะเตรียมส่วน ต่อประสานกราฟิกกับผู้ใช้ให้เหมาะสมกับรหัส LDPC โดยปรับส่วนการป้อนพารามิเตอร์และอินพุต และการแสดงผลลัพธ์ให้เหมาะสมรหัส LDPC ดังรูปที่ 3.36

3) ผู้ใช้งานกรอกค่าพารามิเตอร์และอินพุต สำหรับการเข้ารหัส LDPC

กดปุ่ม "RUN" เพื่อให้คอมพิวเตอร์เตรียมข้อมูลสำหรับการสื่อสารไปสู่วงจรเข้ารหัส
 FPGA โดยมีกระบวนการเตรียมข้อมูลตามขั้นตอนถัดไป

5) คอมพิวเตอร์จะแบ่งย่อยข้อมูลจากพารามิเตอร์และอินพุตเป็นบล็อกความยาวเท่ากับ 8 บิต และนำบล็อกข้อมูลย่อยไปต่อกับ header ที่คอมพิวเตอร์สร้างขึ้นมาสำหรับพารามิเตอร์และ อินพุตนั้น ๆ หากข้อมูลบล็อกสุดท้ายมีความยาวไม่ถึง 8 บิต จะทำการเติมบิตศูนย์ต่อท้ายให้มีความ ยาวเท่ากับ 8 บิต

6) คอมพิวเตอร์ส่งข้อมูลไปยังวงจรเข้ารหัส FPGA ในรูปแบบซีเรียลผ่านโปรโตคอล UART โดยตั้งอัตราบิตต่อเวลาหรือ baud rate เท่ากับ 115200 บิตต่อวินาที ตั้งบิตเริ่มต้นเป็นบิต 1 ตั้งบิต สุดท้ายเป็นบิต 0 และไม่ใช้งานบิตพาริตี สำหรับการสื่อสารแบบซีเรียล

 วงจรเข้ารหัส FPGA ที่ได้รับข้อมูลจากคอมพิวเตอร์ จะรับข้อมูลบล็อกละ 8 บิตเพื่อ ตรวจหา header เพื่อจำแนกข้อมูล จากนั้นจะนำบล็อกข้อมูลประเภทเดียวกันมาต่อกันเป็นเวกเตอร์ ขนาดใหญ่เพื่อนำไปเข้ารหัสในขั้นตอนถัดไป

8) วงจรเข้ารหัส FPGA ทำการเข้ารหัส LDPC

และการสื่อสารระหว่างวงจรเข้ารหัส FPGA สู่คอมพิวเตอร์ สามารถสรุปขั้นตอนการทำงานได้ดังนี้

1) FPGA ทำการเข้ารหัส LDPC

 กดปุ่ม "Key0" เพื่อให้วงจรเข้ารหัส FPGA เตรียมข้อมูลสำหรับการสื่อสารไปสู่ คอมพิวเตอร์ โดยมีกระบวนการเตรียมข้อมูลตามขั้นตอนถัดไป

 รงจรเข้ารหัส FPGA จะแบ่งย่อยข้อมูลเป็นบล็อกความเท่ากับ 8 บิต และนำบล็อกข้อมูล ย่อยไปต่อกับ header ที่คอมพิวเตอร์สร้างขึ้นมาสำหรับข้อมูลประเภทนั้น ๆ หากข้อมูลบล็อกสุดท้าย มีความยาวไม่ถึง 8 บิต จะทำการเติมบิตศูนย์ต่อท้ายให้มีความยาวเท่ากับ 8 บิต 4) วงจรเข้ารหัส FPGA ส่งข้อมูลไปยังคอมพิวเตอร์ ในรูปแบบซีเรียลผ่านโปรโตคอล UART โดยตั้งอัตราบิตต่อเวลาหรือ baud rate เท่ากับ 115200 บิตต่อวินาที ตั้งบิตเริ่มต้นเป็นบิต 1 ตั้งบิต สุดท้ายเป็นบิต 0 และไม่ใช้งานบิตพาริตี สำหรับการสื่อสารแบบซีเรียล

5) คอมพิวเตอร์จะรวมข้อมูลข้อมูลที่ถูกแบ่งย่อยเป็นตัวอักษรขนาดใหญ่สำหรับการแสดงผล โดยจะรับข้อมูลบล็อกละ 8 บิตเพื่อตรวจหา header เพื่อจำแนกข้อมูล

6) คอมพิวเตอร์แสดงผลลัพธ์ตามกระบวนการเข้ารหัส LDPC

## 3.4.2 ชุดวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อการเข้ารหัส ช่องสัญญาณชนิด Polar Codes

รายละเอียดการออกแบบชุดวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้ เพื่อเชื่อมต่อ ข้อมูลระหว่างผู้ใช้งานผ่านส่วนต่อประสานกราฟิกกับผู้ใช้กับวงจรเข้ารหัสช่องสัญญาณชนิด Polar Codes คอมพิวเตอร์ ซึ่งแสดงส่วนต่อประสานกราฟิกกับผู้ใช้ จะรับข้อมูลการเข้ารหัสจากผู้ใช้งานที่ได้ กรอก เพื่อจัดการข้อมูลและส่งต่อไปยังวงจรเข้ารหัส field programmable gate array หรือ FPGA ผ่านโปรโตคอล universal asynchronous receiver-transmitter หรือ UART แสดงชุดวงจร เข้ารหัส Polar สำหรับทั้ง 3 ช่องสัญญาณ broadcast downlink และ uplink ที่ประกอบด้วยส่วน ต่อประสานกราฟิกกับผู้ใช้และ FPGA ในระบบได้ดังภาพที่ 3.45 และแสดงแผนผังการทำงานได้ดัง ภาพที่ 3.46 และ 3.47



รูปที่ 3.45 ชุดวงจรการเรียนรู้การสื่อสารดิจิทัลที่มีการเข้ารหัสช่องสัญญาณมาตรฐาน 5G



รูปที่ 3.46 แผนผังการทำงานการสื่อสารระหว่างคอมพิวเตอร์สู่วงจรเข้ารหัส FPGA สำหรับรหัส Polar ทุกช่องสัญญาณ



รูปที่ 3.47 แผนผังการทำงานการสื่อสารระหว่างวงจรเข้ารหัส FPGA สู่คอมพิวเตอร์ สำหรับรหัส Polar ทุกช่องสัญญาณ

จากรูปที่ 3.46 และ 3.47 จะแบ่งเป็นรายละเอียดการทำงานการสื่อสารระหว่างคอมพิวเตอร์ สู่วงจรเข้ารหัส FPGA และระหว่างวงจรเข้ารหัส FPGA สู่คอมพิวเตอร์ ตามลำดับ การสื่อสารระหว่าง คอมพิวเตอร์สู่วงจรเข้ารหัส FPGA สามารถสรุปขั้นตอนการทำงานได้ดังนี้  เลือกวิธีการเข้ารหัส "FPGA" โดยผู้ใช้งานจะเลือกผ่านส่วนต่อประสานกราฟิกกับผู้ใช้บน คอมพิวเตอร์ เมื่อเลือกตัวเลือกดังกล่าว คอมพิวเตอร์จะปรับการทำงานโดยการส่งข้อมูลไปให้วงจร เข้ารหัส FPGA ทำการเข้ารหัสแทนคอมพิวเตอร์เอง หากเลือกเป็น "Software"

2) เลือกตัวเข้ารหัส "5G Polar Encoder - Broadcast" "5G Polar Encoder -Downlink" หรือ "5G Polar Encoder - Uplink" ทั้ง 3 ช่องสัญญาณ โดยผู้ใช้งานจะเลือกผ่านส่วน ต่อประสานกราฟิกกับผู้ใช้บนคอมพิวเตอร์ เมื่อเลือกตัวเลือกดังกล่าว คอมพิวเตอร์จะเตรียมส่วนต่อ ประสานกราฟิกกับผู้ใช้ให้เหมาะสมกับรหัส Polar ช่องสัญญาณนั้น ๆ โดยปรับส่วนการป้อน พารามิเตอร์และอินพุตและการแสดงผลลัพธ์ให้เหมาะสมรหัส Polar ช่องสัญญาณต่าง ๆ ดังรูปที่ 3.38-3.40

3) ผู้ใช้งานกรอกค่าพารามิเตอร์และอินพุต สำหรับการเข้ารหัส Polar ช่องสัญญาณต่าง ๆ

กดปุ่ม "RUN" เพื่อให้คอมพิวเตอร์เตรียมข้อมูลสำหรับการสื่อสารไปสู่วงจรเข้ารหัส
 FPGA โดยมีกระบวนการเตรียมข้อมูลตามขั้นตอนถัดไป

5) คอมพิวเตอร์จะแบ่งย่อยข้อมูลจากพารามิเตอร์และอินพุตเป็นบล็อกความยาวเท่ากับ 8 บิต และนำบล็อกข้อมูลย่อยไปต่อกับ header ที่คอมพิวเตอร์สร้างขึ้นมาสำหรับพารามิเตอร์และ อินพุตนั้น ๆ หากข้อมูลบล็อกสุดท้ายมีความยาวไม่ถึง 8 บิต จะทำการเติมบิตศูนย์ต่อท้ายให้มีความ ยาวเท่ากับ 8 บิต

6) คอมพิวเตอร์ส่งข้อมูลไปยังวงจรเข้ารหัส FPGA ในรูปแบบซีเรียลผ่านโปรโตคอล UART โดยตั้งอัตราบิตต่อเวลาหรือ baud rate เท่ากับ 115200 บิตต่อวินาที ตั้งบิตเริ่มต้นเป็นบิต 1 ตั้งบิต สุดท้ายเป็นบิต 0 และไม่ใช้งานบิตพาริตี สำหรับการสื่อสารแบบซีเรียล

 วงจรเข้ารหัส FPGA ที่ได้รับข้อมูลจากคอมพิวเตอร์ จะรับข้อมูลบล็อกละ 8 บิตเพื่อ ตรวจหา header เพื่อจำแนกข้อมูล จากนั้นจะนำบล็อกข้อมูลประเภทเดียวกันมาต่อกันเป็นเวกเตอร์ ขนาดใหญ่เพื่อนำไปเข้ารหัสในขั้นตอนถัดไป

 รงจรเข้ารหัส FPGA ทำการเข้ารหัส Polar ช่องสัญญาณต่าง ๆ และการสื่อสารระหว่างวงจรเข้ารหัส FPGA สู่คอมพิวเตอร์ สามารถสรุปขั้นตอนการทำงานได้ดังนี้

1) FPGA ทำการเข้ารหัส Polar ช่องสัญญาณต่าง ๆ

 กดปุ่ม "Key0" เพื่อให้วงจรเข้ารหัส FPGA เตรียมข้อมูลสำหรับการสื่อสารไปสู่ คอมพิวเตอร์ โดยมีกระบวนการเตรียมข้อมูลตามขั้นตอนถัดไป

 รงจรเข้ารหัส FPGA จะแบ่งย่อยข้อมูลเป็นบล็อกความเท่ากับ 8 บิต และนำบล็อกข้อมูล ย่อยไปต่อกับ header ที่คอมพิวเตอร์สร้างขึ้นมาสำหรับข้อมูลประเภทนั้น ๆ หากข้อมูลบล็อกสุดท้าย มีความยาวไม่ถึง 8 บิต จะทำการเติมบิตศูนย์ต่อท้ายให้มีความยาวเท่ากับ 8 บิต 4) วงจรเข้ารหัส FPGA ส่งข้อมูลไปยังคอมพิวเตอร์ ในรูปแบบซีเรียลผ่านโปรโตคอล UART โดยตั้งอัตราบิตต่อเวลาหรือ baud rate เท่ากับ 115200 บิตต่อวินาที ตั้งบิตเริ่มต้นเป็นบิต 1 ตั้งบิต สุดท้ายเป็นบิต 0 และไม่ใช้งานบิตพาริตี สำหรับการสื่อสารแบบซีเรียล

5) คอมพิวเตอร์จะรวมข้อมูลข้อมูลที่ถูกแบ่งย่อยเป็นตัวอักษรขนาดใหญ่สำหรับการแสดงผล โดยจะรับข้อมูลบล็อกละ 8 บิตเพื่อตรวจหา header เพื่อจำแนกข้อมูล

6) คอมพิวเตอร์แสดงผลลัพธ์ตามกระบวนการเข้ารหัส Polar ช่องสัญญาณต่าง ๆ

# บทที่ 4 ผลการวิจัย และการวิจารณ์ผล

#### 4.1 ผลการทดสอบชุดซอฟต์แวร์และวงจรเข้ารหัสช่องสัญญาณชนิด LDPC codes

4.1.1 วิธีการใช้งานและผลการทดสอบชุดซอฟต์แวร์ MATLAB สำหรับการเข้ารหัส ช่องสัญญาณ

4.1.1.1 การใช้งานซอฟต์แวร์ MATLAB และการกำหนดพารามิเตอร์เริ่มต้น ในหัวข้อนี้จะกล่าวถึงการใช้งานชุดซอฟต์แวร์เข้ารหัสช่องสัญญาณชนิด LDPC codes ซึ่ง สามารถดาวน์โหลดได้ที่เว็บไซต์ www.channelcoding.com ไฟล์ที่ได้มีชื่อว่า 5G\_LDPC ซึ่ง ประกอบไปด้วยชุดซอฟต์แวร์ต่าง ๆ ดังแสดงในรูปที่ 4.1 ซอฟต์แวร์หลักที่สอดคล้องกับโมดูลรหัส ช่องสัญญาณชนิด LDPC codes ประกอบไปด้วย 7 ซอฟต์แวร์ซึ่งแสดงในกรอบสีแดงเรียงลำดับการ เรียงใช้งานหมายเลข 1 ถึงหมาเลข 7 ซอฟต์แวร์ test\_5G\_Transmission คือตัวอย่างการกำหนด พารามิเตอร์และเรียกใช้งานชุดซอฟต์แวร์ ส่วนซอฟต์แวร์ที่เหลือจะเป็นซอฟต์แวร์ย่อยที่จะถูกเรียกใช้ โดยซอฟต์แวร์หลัก

6 BitInterleaving	M File
7 CodeBlockConcatenation	M File
CRCEncoder0	M File
1 CRCEncoder1	M File
3 CRCEncoder2	M File
encodeLDPC5G	M File
4 LDPCEncoding	M File
amatrix5G	M File
anatrix5GH	M File
5 RateMatching	M File
2 Sementation	M File
test_5G_Transmission	M File

รูปที่ 4.1 ชุดซอฟต์แวร์เข้ารหัสช่องสัญญาณชนิด LDPC codes โดยใช้โปรแกรม MATLAB

รูปที่ 4.2 แสดงตัวอย่างการเรียกใช้งานซอฟต์แวร์และการกำหนดพารามิเตอร์ของไฟล์ชื่อ test\_5G\_Transmission โดยใช้โปรแกรม MATLAB ในซอฟต์แวร์จะประกอบไปด้วย 2 ส่วนคือ ส่วน ที่กำหนดค่าพารามิเตอร์ และส่วนการเรียกใช้ซอฟต์แวร์ ในส่วนของการกำหนดพารามิเตอร์ ค่าพารามิเตอร์ที่สำคัญประกอบไปด้วยจำนวนบิตข้อมูล (A) เท่ากับ 16 บิต อัตรารหัส (R) เท่ากับ 0.5 เวกเตอร์ข้อมูล (a) เท่ากับ [1 0 1 1 1 1 1 0 1 0 1 1 0 0 1 1] ดรรชนีของบัฟเฟอร์ที่ถูกจำกัด (I\_LBRM) เท่ากับ 0 ขนาดของบล็อกขนส่งข้อมูลสำหรับบัฟเฟอร์ที่ถูกจำกัด (TBS\_LBRM) เท่ากับค่า อนันต์ จำนวนการส่งข้อมูลเพิ่ม (rv\_id) เท่ากับ 0 อันดับการมอดูเลชัน (Qm) เท่ากับ 4 จำนวนชั้น ของการส่งข้อมูล (N\_L) เท่ากับ 1 และจำนวนบิตที่ถูกส่งออก (G) เท่ากับ 100 บิต และส่วนที่ 2 คือ ส่วนของการเรียกใช้งานซอฟต์แวร์ โดยเริ่มจากการเรียกใช้ซอฟต์แวร์ CRCEncoder1 ในการเข้ารหัส CRC ให้กับข้อมูล

```
A = 16;
R = 0.5;
I LBRM = 0;
TBS LBRM = inf;
rv id = 0;
Qm = 4;
N L = 1;
G = 100;
[b, BG] = CRCEncoderl(a,R);
[br,K prime,K,Z c,i LS,C,L] = Sementation(b,BG);
[c,Null] = CRCEncoder2(br,C,K_prime,L,K);
[d, N,Null d] = LDPCEncoding(c,BG,K,Z c,Null,i LS);
[e,E r]= RateMatching(d,Z_c,BG,C,N,Null_d,I_LBRM,TBS_LBRM,rv_id,Qm,N_L,G);
f = BitInterleaving(e,E_r,Qm,C);
g = CodeBlockConcatenation(f,G,E r,C);
              รูปที่ 4.2 ตัวอย่างการเรียกใช้งานซอฟต์แวร์และการกำหนด
```

พารามิเตอร์ของไฟล์ชื่อ test 5G Transmission

ถัดมาจะเรียกใช้ซอฟต์แวร์ Segmentation เพื่อแบ่งข้อมูลออกเป็นบล็อกรหัสย่อย ๆ หลังจากนั้นจะ เรียกใช้ซอฟต์แวร์ CRCEncoder2 เพื่อเข้ารหัส CRC ให้กับบล็อกรหัส ถัดมาจะเรียกใช้ซอฟต์แวร์ LDPCEncoding ในการเข้ารหัส LDPC ให้กับบล็อกรหัส จากนั้นจะเรียกใช้ซอฟต์แวร์ RateMatching ในการเลือกส่งบางบิตซึ่งจำนวนบิตที่ส่งออกจะสอดคล้องกับอัตรารหัส ถัดมาจะเรียกใช้ซอฟต์แวร์ BitInterleaving เพื่อสลับตำแหน่งบิตข้อมูลซึ่งจะช่วยไม่ให้มีบิตผิดติดกันจำนวนมาก และสุดท้ายจะ เรียกใช้ซอฟต์แวร์ COdeBlockConcatenation ในการต่อเรียงบล็อกรหัสย่อยก่อนจะส่งต่อไปยัง วงจรมอดูเลชันและส่งออก

	4.1.1.2 โมดูลการเข้ารหัส CRC														
b =	=														
Colum	Columns 1 through 16														
1	1 0 1 1 1 1 1 0 1 0 1 1 0 0 1 1														
Colum	ns 17	throug	ſh 32												
1	1 0 1 0 1 0 1 0 1 0 1 1 0 1 0														
BG =	G =														
2	2														
			รูปที่ 4	1.3 ผล	ลัพธ์ก	ารเข้าร	รหัส C	IRC โต	จยใช้โา	ปรแกร	รม M	ATLA	В		

รูปที่ 4.3 แสดงผลลัพธ์การเข้ารหัส CRC ซึ่งให้เอาต์พุต 2 ค่าได้แก่เวกเตอร์คำรหัส (b) ขนาด 32 บิต 16 บิตแรกเป็นบิตข้อมูล และ 16 บิตหลังเป็นบิตพาริตี เนื่องจากจำนวนบิตข้อมูลน้อยกว่า 3824 บิตจึงเลือกใช้โพลิโนเมียลความยาว (L) 16 บิต และเอาต์พุตกราฟฐาน (BG) เลือกใช้ 2

DI	=	T Control of the second se														
	Columns	mns 1 through 16														
	1	0	1	1	1	1	1	0	1	0	1	1	0	0	1	1
	Columns	17 thr	ough 3	2												
	1	0	1	0	1	0	1	0	1	0	1	1	1	0	1	0
	Columns	33 thr	ough 4	8												
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	Columns	49 thr	ough 6	50												
	0	0	0	0	0	0	0	0	0	0	0	0				

4.1.1.3 โมดูลการแบ่งส่วนย่อยข้อมูล

รูปที่ 4.4 ผลลัพธ์เวกเตอร์หลังจากการแบ่งส่วนย่อยข้อมูลโดยใช้โปรแกรม MATLAB

รูปที่ 4.4 แสดงผลลัพธ์เวกเตอร์หลังจากการแบ่งส่วนย่อยข้อมูล เนื่องจากข้อมูลมีความยาว (B) เท่ากับ 32 บิต ดังนั้นบล็อกรหัสจึงมีจำนวน 1 บล็อก 32 บิตแรกได้จากเวกเตอร์คำรหัส (b) ส่วน ตำแหน่งบิตที่เหลือกำหนดให้เป็นบิตว่าง <NULL> โดยการเติมบิต 0 ส่วนเอาต์พุตของพารามิเตอร์ อื่น ๆ แสดงดังรูปที่ 4.5 ประกอบไปด้วย ความยาวข้อมูลจริง (K\_prime) ได้เท่ากับ 32 บิต ความยาว ข้อมูลที่ต้องการ (K) ได้เท่ากับ 60 บิต อัตราขายของเมทริกซ์ฐาน (Z\_c) ได้เท่ากับ 6 ค่า i\_LS ได้ เท่ากับ 2 และจำนวนบล็อกรหัส (C) ได้เท่ากับ 1

```
K_prime =

32

K =

60

Z_C =

6

i_LS =

2

C =

1

L =

0
```

รูปที่ 4.5 ผลลัพธ์พารามิเตอร์อื่น ๆ หลังจากการแบ่งส่วนย่อยข้อมูลโดยใช้โปรแกรม MATLAB

с	=												
	Columns	1 t	hrough 1	.3									
	1	0	1	1	1	1	1	0	1	0	1	1	0
	Columns	14	through	26									
	0	1	1	1	0	1	0	1	0	1	0	1	0
	Columns	27	through	39									
	1	1	1	0	1	0	0	0	0	0	0	0	0
	Columns	40	through	52									
	0	0	0	0	0	0	0	0	0	0	0	0	0
	Columns	53	through	60									
	0	0	0	0	0	0	0	0					

## 4.1.1.4 โมดูลการเข้ารหัส CRC ของบล็อกรหัส

รูปที่ 4.6 ผลลัพธ์เวกเตอร์หลังจากการเข้ารหัส CRC ของบล็อกรหัสโดยใช้โปรแกรม MATLAB

รูปที่ 4.6 แสดงผลลัพธ์เวกเตอร์ (c) หลังจากการเข้ารหัส CRC ของบล็อกรหัส จากรูปจะ พบว่าบิตทั้งหมดใน c จะเหมือนกันกับเวกเตอร์ b เนื่องจากจำนวนบล็อกข้อมูลจากการแบ่งส่วนย่อย เป็นบล็อกรหัสมีจำนวน 1 บล็อกจึงไม่มีการเข้ารหัส CRC อีกครั้ง

## 4.1.1.5 โมดูลการเข้ารหัส LDPC

d =																		
Column	Columns 1 through 19																	
0	0	1	1	1	0	1	0	1	0	1	0	1	0	1	1	1	0	1
Column	s 20	through	38															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Column	s 39	through	57															
0	0	0	0	0	0	0	0	0	1	1	0	1	1	1	1	1	0	1
Column	s 58	through	76															
0	1	1	0	0	1	1	1	0	1	0	1	0	1	0	1	0	1	1
Column	s 77	through	95															
1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Column	s 96	through	114															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Column	s 11	5 throug	h 133															
1	1	0	0	0	1	0	0	1	0	1	0	0	1	0	0	0	1	1
Columns 1	34 t	hrough	152															
1	1	0	0	1	1	0	0	1	0	1	1	0	0	0	1	1	0	1
Columns	153	through	171															
0	1	1	1	1	0	1	0	0	1	1	0	0	1	1	0	0	1	1
Columns	172	through	190															
0	0	1	1	0	1	0	1	0	1	1	0	0	0	0	1	1	1	1
Columns	191	through	209															
1	0	1	1	1	0	1	1	1	1	0	0	0	0	1	1	0	0	0
Columns	210	through	228															
1	1	1	1	0	1	0	1	0	1	1	1	1	0	1	0	0	0	0
Columns	229	through	247															
1	0	1	0	0	1	1	1	1	1	0	1	0	0	1	1	0	1	0
Columns	248	through	266															
0	0	0	0	1	0	1	1	1	1	1	1	1	1	0	0	1	1	0
Columns	267	through	285															
1	0	1	0	0	1	1	1	1	1	1	0	1	0	1	1	1	0	1
Columns	286	through	300															
0	0 ~~	1	0 N ~ ~ ~	0 MÉLO	0 0	1 ຂໍາເຕັ	1	0	0 ອັດດາທີ	1 Jair		ຸ ໂດຍໃ	0 ສິໂຍໄ~	0			D	
	วูเ	JVI 4.7	Mad	MDP.1	rilvio	าวหล่า	11.61	1.126	ปาวห	เส LL	JPC	เผยเ	ທເປງ	FLI 199	J IVIA	ILA	Ŋ	

รูปที่ 4.7 ผลลัพธ์เวกเตอร์หลังจากการเข้ารหัส LDPC จากรูปจะพบว่าเวกเตอร์ข้อมูลจำนวน 60 บิตหลังเข้ารหัสแล้วจะได้เวกเตอร์คำรหัส (d) มีจำนวน 300 บิต

## 4.1.1.6 โมดูลการปรับอัตรารหัส

e =																		
Columns	Columns 1 through 19																	
0	0	1	1	1	0	1	0	1	0	1	0	1	0	1	1	1	0	1
Columns	20	through	38															
1	1	0	1	1	1	1	1	0	1	0	1	1	0	0	1	1	1	0
Columns	39	through	57															
1	0	1	0	1	0	1	0	1	1	1	0	1	0	0	0	0	0	0
Columns	58	through	76															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	77	through	95															
0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	1	0	0	1
Columns	96	through	100															
0	1	0	0	1														
		รูปที่ 4	1.8 6	มลลัพธ์	้เวก	เตอร์เ	หลังจ	ากก	ารปร้	ับอัต	รารห้	์สโดย	มใช้โเ	ไรแก	รม N	<i>I</i> ATL	AB	

รูปที่ 4.8 ผลลัพธ์เวกเตอร์หลังจากการปรับอัตรารหัส จากรูปจะพบว่าเวกเตอร์ e จะมี จำนวนบิต 100 เนื่องจากเราเลือกบิตที่จะส่งออกไปจำนวน 100 บิต

## 4.1.7 โมดูลการแทรกสลับบิต

f =																		
Columns	s 1 through 19																	
0	1	1	0	0	1	0	0	1	0	0	0	1	1	0	0	1	0	0
Columns	20	through	38															
0	0	1	0	0	1	1	0	0	0	0	0	0	1	0	0	0	0	1
Columns	39	through	57															
0	0	1	1	0	0	0	1	0	1	1	0	0	1	0	1	0	0	1
Columns	58	through	76															
0	0	0	1	1	0	0	1	0	0	1	0	1	0	0	1	0	0	0
Columns	5 77	through	95															
1	1	0	1	1	0	0	0	0	1	0	1	1	1	0	0	1	1	0
Columns	96	through	100															
0	1	0	0	1														
	ູລິ	ปที่ 4.9	) ผล	าลัพธ์เว	วกเต	อร์หล่	้งจา	กการ	เแทร	กสลัเ	บบิตโ	ดยใข้	์เปรเ	เกรม	MA	TLAE	3	

รูปที่ 4.9 ผลลัพธ์เวกเตอร์หลังจากการแทรกสลับบิต จากรูปจะพบว่าเวกเตอร์ f มีจำนวน 100 บิตเท่าเดิมแต่จำนวนบิตมีการสลับตำแหน่งกัน

g	-																		
	Columns	umns 1 through 19																	
	0	1	1	0	0	1	0	0	1	0	0	0	1	1	0	0	1	0	0
	Columns	20	through	38															
	0	0	1	0	0	1	1	0	0	0	0	0	0	1	0	0	0	0	1
	Columns	39	through	57															
	0	0	1	1	0	0	0	1	0	1	1	0	0	1	0	1	0	0	1
	Columns	58	through	76															
	0	0	0	1	1	0	0	1	0	0	1	0	1	0	0	1	0	0	0
	Columns	77	through	95															
	1	1	0	1	1	0	0	0	0	1	0	1	1	1	0	0	1	1	0
	Columns	96	through	100															
	0	1	0	0	1														

#### 4.1.8 โมดูลการต่อเรียงบล็อกรหัส

รูปที่ 4.10 ผลลัพธ์เวกเตอร์หลังจากการต่อเรียงบล็อกรหัสโดยใช้โปรแกรม MATLAB

รูปที่ 4.10 ผลลัพธ์เวกเตอร์หลังจากการแทรกสลับบิต จากรูปจะพบว่าเวกเตอร์มีจำนวน 100 บิตเท่าเดิม และตำแหน่งบิตเดิมเนื่องจากมีบล็อกรหัสเดียว

4.1.2 วิธีการใช้งานและผลการทดสอบชุดซอฟต์แวร์ PYTHON สำหรับการเข้ารหัส ช่องสัญญาณ

4.1.2.1 การใช้งานซอฟต์แวร์ PYTHON และการกำหนดพารามิเตอร์เริ่มต้น การใช้งานชุดซอฟต์แวร์ภาษา PYTHON สำหรับการเข้ารหัสช่องสัญญาณชนิด LDPC codes สามารถดาวน์โหลดได้ที่เว็บไซต์ www.channelcoding.com ไฟล์ที่ได้มีชื่อว่า 5G\_LDPC ซึ่ง ประกอบไปด้วยชุดซอฟต์แวร์ต่าง ๆ ดังแสดงในรูปที่ 4.11 ซอฟต์แวร์หลักที่สอดคล้องกับโมดูลรหัส ช่องสัญญาณชนิด LDPC codes ประกอบไปด้วย 7 ซอฟต์แวร์ซึ่งแสดงในกรอบสีแดงเรียงลำดับการ เรียงใช้งานหมายเลข 1 ถึงหมาเลข 7 ซอฟต์แวร์ ส่วน UserDataChannelCoding เป็นตัวอย่างการ กำหนดพารามิเตอร์และเรียกใช้งานชุดซอฟต์แวร์ย่อย สำหรับซอฟต์แวร์ที่เหลือจะเป็นซอฟต์แวร์ย่อย ที่จะถูกเรียกใช้โดยซอฟต์แวร์หลัก



รูปที่ 4.11 ชุดซอฟต์แวร์เข้ารหัสช่องสัญญาณชนิด LDPC codes โดยใช้ภาษา PYTHON

รูปที่ 4.12 แสดงตัวอย่างการเรียกใช้งานซอฟต์แวร์ภาษา PYTHON และการกำหนดพารามิเตอร์ของ ไฟล์ชื่อ UserDataChannelCoding โดยใช้โปรแกรม PyCharm ในซอฟต์แวร์จะประกอบไปด้วย 3 ส่วนคือ ส่วนของการนำเข้าโมดูลย่อยสำหรับเรียกใช้ในโปรแกรมหลัก ส่วนที่กำหนดค่าพารามิเตอร์ และส่วนการเรียกใช้ซอฟต์แวร์ สำหรับการนำเข้าโมดูลย่อยสำหรับเรียกใช้ในโปรแกรมหลักจะ ประกอบไปด้วยการนำเข้าโมดูล CRCEncoder1, Segmentation, CRCEncoder2, LDPCEncoding, RateMatching, BitInterleaving และ CodeBlockConcatenation โดยใช้คำสั่ง import ในส่วน ของการกำหนดพารามิเตอร์ ค่าพารามิเตอร์ที่สำคัญประกอบไปด้วยจำนวนบิตข้อมูล (A) เท่ากับ 16 บิต อัตรารหัส (R) เท่ากับ 0.5 เวกเตอร์ข้อมูล (a) เท่ากับ [1 0 1 1 1 1 1 0 1 0 1 1 0 0 1 1] ดรรชนี ของบัฟเฟอร์ที่ถูกจำกัด (I\_LBRM) เท่ากับ 0 ขนาดของบล็อกขนส่งข้อมูลสำหรับบัฟเฟอร์ที่ถูกจำกัด (TBS\_LBRM) เท่ากับค่าอนันต์
```
import numpy as np
import CRCEncoder1
import Segmentation
import CRCEncoder2
import LDPCEncoding
import RateMatching
import BitInterleaving
import CodeBlockConcatenation
A = 16
R = 0.5
a = np.array([1, 0, 1, 1, 1, 1, 1, 0, 1, 0, 1, 1, 0, 0, 1, 1])
I_LBRM = 0
TBS_LBRM = np.inf
rv_id = 0
Qm = 4
N_L = 1
G = 100
b, BG = CRCEncoder1.CRCEncoder11(a, R)
br, K_prime, K, Z_c, i_LS, C, L = Segmentation.Seg(b, BG)
c, Null = CRCEncoder2.CRCEncoder22(br, C, K_prime, L, K)
d, N, Null_d = LDPCEncoding.LDPCEncoder(c, BG, K, Z_c, Null, i_LS)
e, E_r = RateMatching.RM(d, Z_c, BG, C, N, Null_d, I_LBRM, TBS_LBRM, rv_id, Qm, N_L, G)
f = BitInterleaving.BI(e, E_r, Qm, C)
g = CodeBlockConcatenation.CBC(f, G, E_r, C)
```



ชื่อ UserDataChannelCoding

จำนวนการส่งข้อมูลเพิ่ม (rv\_id) เท่ากับ 0 อันดับการมอดูเลชัน (Qm) เท่ากับ 4 จำนวนชั้นของการ ส่งข้อมูล (N\_L) เท่ากับ 1 และจำนวนบิตที่ถูกส่งออก (G) เท่ากับ 100 บิต และส่วนที่ 2 คือส่วนของ การเรียกใช้งานซอฟต์แวร์ โดยเริ่มจากการเรียกใช้ซอฟต์แวร์ CRCEncoder1 โดยมีฟังก์ชันย่อย ภายในคือ CRCEncoder11 สำหรับการเข้ารหัส CRC ให้กับข้อมูล ถัดมาจะเรียกใช้ซอฟต์แวร์ Segmentation โดยมีฟังก์ชันย่อยภายในคือ Seg เพื่อแบ่งข้อมูลออกเป็นบล็อกรหัสย่อย ๆ หลังจาก นั้นจะเรียกใช้ซอฟต์แวร์ CRCEncoder2 โดยมีฟังก์ชันย่อยภายในคือ CRCEncoder22 เพื่อเข้ารหัส CRC ให้กับบล็อกรหัส ถัดมาจะเรียกใช้ซอฟต์แวร์ LDPCEncoding โดยมีฟังก์ชันย่อยภายในคือ LDPCEncoder สำหรับการเข้ารหัส LDPC ให้กับบล็อกรหัส จากนั้นจะเรียกใช้ซอฟต์แวร์ RateMatching โดยมีฟังก์ชันย่อยภายในคือ RM สำหรับการเลือกส่งบางบิตซึ่งจำนวนบิตที่ส่งออกจะ สอดคล้องกับอัตรารหัส ถัดมาจะเรียกใช้ซอฟต์แวร์ BitInterleaving โดยมีฟังก์ชันย่อยภายในคือ BI เพื่อสลับตำแหน่งบิตข้อมูลซึ่งจะช่วยไม่ให้มีบิตผิดติดกันจำนวนมาก และสุดท้ายจะเรียกใช้ซอฟต์แวร์ COdeBlockConcatenation โดยมีฟังก์ชันย่อยภายในคือ CBC สำหรับการต่อเรียงบล็อกรหัสย่อย ก่อนจะส่งต่อไปยังวงจรมอดูเลชันและส่งออก

#### 4.1.2.2 โมดูลการเข้ารหัส CRC

## รูปที่ 4.13 ผลลัพธ์การเข้ารหัส CRC โดยใช้ภาษา PYTHON

รูปที่ 4.13 แสดงผลลัพธ์การเข้ารหัส CRC ซึ่งให้เอาต์พุต 2 ค่าได้แก่เวกเตอร์คำรหัส (b) ขนาด 32 บิต 16 บิตแรกเป็นบิตข้อมูล และ 16 บิตหลังเป็นบิตพาริตี เนื่องจากจำนวนบิตข้อมูลน้อย กว่า 3824 บิตจึงเลือกใช้โพลิโนเมียลความยาว (L) 16 บิต และเอาต์พุตกราฟฐาน (BG) เลือกใช้ 2

4.1.2.3 โมดูลการแบ่งส่วนย่อยข้อมูล



รูปที่ 4.14 ผลลัพธ์เวกเตอร์หลังจากการแบ่งส่วนย่อยข้อมูลโดยใช้ภาษา PYTHON

รูปที่ 4.14 แสดงผลลัพธ์เวกเตอร์หลังจากการแบ่งส่วนย่อยข้อมูล เนื่องจากข้อมูลมีความยาว (B) เท่ากับ 32 บิต ดังนั้นบล็อกรหัสจึงมีจำนวน 1 บล็อก 32 บิตแรกได้จากเวกเตอร์คำรหัส (b) ส่วน ตำแหน่งบิตที่เหลือกำหนดให้เป็นบิตว่าง <NULL> โดยการเติมบิต 0 ส่วนเอาต์พุตของพารามิเตอร์ อื่น ๆ แสดงดังรูปที่ 4.15 ประกอบไปด้วย ความยาวข้อมูลจริง (K\_prime) ได้เท่ากับ 32 บิต ความ ยาวข้อมูลที่ต้องการ (K) ได้เท่ากับ 60 บิต อัตราขายของเมทริกซ์ฐาน (Z\_c) ได้เท่ากับ 6 ค่า i\_LS ได้ เท่ากับ 2 และจำนวนบล็อกรหัส (C) ได้เท่ากับ 1

รูปที่ 4.15 ผลลัพธ์พารามิเตอร์อื่น ๆ หลังจากการแบ่งส่วนย่อยข้อมูลโดยใช้ภาษา PYTHON

4.1.2.4 โมดูลการเข้ารหัส CRC ของบล็อกรหัส

รูปที่ 4.16 ผลลัพธ์เวกเตอร์หลังจากการเข้ารหัส CRC ของบล็อกรหัสโดยใช้ภาษา PYTHON

รูปที่ 4.16 แสดงผลลัพธ์เวกเตอร์ (c) หลังจากการเข้ารหัส CRC ของบล็อกรหัส จากรูปจะ พบว่าบิตทั้งหมดใน c จะเหมือนกันกับเวกเตอร์ b เนื่องจากจำนวนบล็อกข้อมูลจากการแบ่งส่วนย่อย เป็นบล็อกรหัสมีจำนวน 1 บล็อกจึงไม่มีการเข้ารหัส CRC อีกครั้ง

4.1.2.5 โมดูลการเข้ารหัส LDPC

d =	[[0	. 0	. 1.	. 1.	1.	. 0.	. 1.	Θ.	1.	Θ.	1.	0.	. 1.	. 0.	. 1.	1.	1.	0.	1.	0.	Θ.	Θ.	Θ.	0.
0.	0.	0.	0.	Θ.	0.	Θ.	0.	0.	0.	Θ.	0.	Θ.	0.	Θ.	0.	Θ.	Θ.	Θ.	0.	0.	0.	0.	1.	
1.	0.	1.	1.	1.	1.	1.	0.	1.	0.	1.	1.	Θ.	0.	1.	1.	1.	0.	1.	0.	1.	0.	1.	0.	
1.	0.	1.	1.	1.	0.	1.	0.	0.	0.	Θ.	0.	Θ.	0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	1.	1.	0.	0.	0.	1.	
0	0.	1.	0.	1.	0.	0.	1.	0.	0.	0.	1.	1.	1.	1.	0.	0.	1.	1.	0.	0.	1.	0.	1.	
1.	0.	0.	0.	1.	1.	0.	1.	0.	1.	1.	1.	1.	0.	1.	0.	0.	1.	1.	0.	0.	1.	1.	0.	
0	1.	1.	0.	0.	1.	1.	0.	1.	0.	1.	0.	1.	1.	0.	0.	0.	0.	1.	1.	1.	1.	1.	0.	
1.	1.	1.	0.	1.	1.	1.	1.	0.	0.	Θ.	0.	1.	1.	Θ.	0.	0.	1.	1.	1.	1.	0.	1.	0.	
1.	0.	1.	1.	1.	1.	0.	1.	0.	0.	0.	0.	1.	0.	1.	0.	0.	1.	1.	1.	1.	1.	0.	1.	
0.	0.	1.	1.	Θ.	1.	Θ.	0.	0.	0.	Θ.	1.	Θ.	1.	1.	1.	1.	1.	1.	1.	1.	0.	0.	1.	
1.	0.	1.	0.	1.	0.	0.	1.	1.	1.	1.	1.	1.	0.	1.	0.	1.	1.	1.	0.	1.	0.	0.	1.	
0	0.	0.	1.	1.	0.	0.	1.	1.	0.	0.	0.]	]												

รูปที่ 4.17 ผลลัพธ์เวกเตอร์หลังจากการเข้ารหัส LDPC โดยใช้ภาษา PYTHON

รูปที่ 4.17 ผลลัพธ์เวกเตอร์หลังจากการเข้ารหัส LDPC จากรูปจะพบว่าเวกเตอร์ข้อมูล จำนวน 60 บิตหลังเข้ารหัสแล้วจะได้เวกเตอร์คำรหัส (d) มีจำนวน 300 บิต

#### 4.1.2.6 โมดูลการปรับอัตรารหัส

รูปที่ 4.18 ผลลัพธ์เวกเตอร์หลังจากการปรับอัตรารหัสโดยใช้ภาษา PYTHON

รูปที่ 4.18 ผลลัพธ์เวกเตอร์หลังจากการปรับอัตรารหัส จากรูปจะพบว่าเวกเตอร์ e จะมี จำนวนบิต 100 เนื่องจากเราเลือกบิตที่จะส่งออกไปจำนวน 100 บิต

4.1.2.7 โมดูลการแทรกสลับบิต



รูปที่ 4.19 ผลลัพธ์เวกเตอร์หลังจากการแทรกสลับบิตโดยใช้ภาษา PYTHON

รูปที่ 4.19 ผลลัพธ์เวกเตอร์หลังจากการแทรกสลับบิต จากรูปจะพบว่าเวกเตอร์ f มีจำนวน 100 บิตเท่าเดิมแต่จำนวนบิตมีการสลับตำแหน่งกัน

4.1.2.8 โมดูลการต่อเรียงบล็อกรหัส



รูปที่ 4.20 ผลลัพธ์เวกเตอร์หลังจากการต่อเรียงบล็อกรหัสโดยใช้ภาษา PYTHON

รูปที่ 4.20 ผลลัพธ์เวกเตอร์หลังจากการแทรกสลับบิต จากรูปจะพบว่าเวกเตอร์มีจำนวน 100 บิตเท่าเดิม และตำแหน่งบิตเดิมเนื่องจากมีบล็อกรหัสเดียว 4.1.3 วิธีการใช้งานและผลการทดสอบวงจรเข้ารหัสช่องสัญญาณ

4.1.3.1 วิธีการใช้งานวงจรวงจรเข้ารหัสช่องสัญญาณ LDPC

วิธีการใช้งานวงจรเข้ารหัสช่องสัญญาณ LDPC ด้วยโปรแกรม Quartus Prime Lite Edition และโปรแกรม ModelSim-Altera มีดังนี้

1) ทำการเปิดโปรแกรม Quartus Prime Lite Edition จะพบกับหน้าต่างเริ่มแรกของ โปรแกรม

2) ทำการกดสร้างโปรเจคใหม่บนหน้าต่างเริ่มแรกของโปรแกรมดังรูปที่ 4.21



รูปที่ 4.21 แสดงการสร้างโปรเจคใหม่บนหน้าต่างเริ่มแรก

3) ทำการ Browse ตำแหน่งที่อยู่ของโปรเจคตามต้องการ ตั้งชื่อโปรเจคตามต้องการและตั้ง ชื่อ Top-Level Entity ตามชื่อ Entity ภายในไฟล์ .vhd หรือ .vhdl ที่ต้องการใช้งาน จากนั้นกด Next ดังรูปที่ 4.22

🕥 New Project Wizard		×
Directory, Name, Top-Level Entity		
What is the working directory for this project?		
C:/Users/map10/Desktop/Test2		
What is the name of this project?		
CRCEncoder1		
What is the name of the top-level design entity for this project? design file.	This name is case sensitive and must exactly match the entity name i	in the
CRCEncoder1		
Use Existing Project Settings		
	< Back Next > Finish Cancel	Help
	1	

รูปที่ 4.22 หน้าต่างสำหรับกำหนดค่าเริ่มต้นของโปรเจค

4) หน้าต่างนี้จะเป็นการเลือกประเภทของโปรเจค ให้ทำการเลือกเป็น Empty project และ กด Next ดังรูปที่ 4.23

Project Type         Select the type of project to create. <ul> <li>Empty project</li> <li>Create new project by specifying project files and libraries, target device family and device, and EDA tool settings.</li> <li>Project template</li> <li>Create a project from an existing design template. You can choose from design templates installed with the Quartus Prime software, or download design templates from the Design Store.</li> </ul>	New Project Wizard					×
Select the type of project to create.   Empty project Create new project by specifying project files and libraries, target device family and device, and EDA tool settings.  Project template Create a project from an existing design template. You can choose from design templates installed with the Quartus Prime software, or download design templates from the <u>Design Store</u> .	Project Type					
<ul> <li>Empty project         Create new project by specifying project files and libraries, target device family and device, and EDA tool settings.         <ul> <li>Project template</li> <li>Create a project from an existing design template. You can choose from design templates installed with the Quartus Prime software, or download design templates from the <u>Design Store</u>.</li> </ul> </li> </ul>	Select the type of project to create.					
Create new project by specifying project files and libraries, target device family and device, and EDA tool settings.  Project template Create a project from an existing design template. You can choose from design templates installed with the Quartus Prime software, or download design templates from the <u>Design Store</u> .	Empty project					
Project template Create a project from an existing design template. You can choose from design templates installed with the Quartus Prime software, or download design templates from the <u>Design Store</u> .	Create new project by specifying project files and libraries, ta	rget device family	and device, and E	DA tool settings.		
Create a project from an existing design template. You can choose from design templates installed with the Quartus Prime software, or download design templates from the <u>Design Store</u> .	O Project template					
	Create a project from an existing design template. You can c download design templates from the <u>Design Store</u> .	hoose from desigi	n templates install	led with the Quartus I	Prime software, or	
< Back Next > Finish Cancel Help		< Back	Next >	Finish Ca	ncel Help	

รูปที่ 4.23 หน้าต่างสำหรับกำหนดประเภทของโปรเจค

5) ทำการ Browse หาไฟล์ .vhd หรือ .vhdl ที่ต้องการใช้งาน จากนั้นกด Next ดังรูปที่

4.24

New Proje	ct Wiza	rd							
dd File	s								
elect the d	esign fi an alwa	les you v	want to include in the project. C	lick Add All to	add all desi	gn files in the j	project director	y to the project.	
le name:		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,							Add
R.								×	Add All
ile Name	Туре	Library	Design Entry/Synthesis Tool	HDL Version					Remove
									Up
									Down
									Properties
pecify the	path na	mes of a	any non-default libraries. User	Libraries					
					< Back	Next >	Finish	Cancel	Help

รูปที่ 4.24 หน้าต่างสำหรับเลือกไฟล์ของโปรเจค

6) ทำการเลือกอุปกรณ์ที่ต้องการใช้งาน ในช่อง Family ให้ทำการเลือกเป็น Cyclone IV E และให้ทำการเลือกอุปกรณ์ชื่อ EP4CE115F29C7 จากนั้นกด Next ดังรูปที่ 4.25

mily. Device	e & Board Settin	195					
evice Board		.8.					
elect the family a ou can install add	nd device you want to ditional device suppor	target for o t with the Ir	compilation. Istall Devices com	mand on the	Tools menu.		
o determine the v	rersion of the Quartus	Prime soft	ware in which you	r target device	is supported, refer to	the <u>Device Support Lis</u>	st webpage.
Device family				Show in 'Av	ailable devices' list		
Family: Cyclone	e IV E		•	Package:	Any		•
Device: All			Ψ.	Pin count	Any		•
Target device				Core speed	grade: Any		•
O Auto device s	selected by the Fitter			Name filter			
Specific deviation of the second s	ce selected in 'Availab	le devices' l	ist	Show a	dvanced devices		
vailable devices:							
Name	Core Voltage	LEs	Total I/Os	GPIOs	Memory Bits	Embedded multip	lier 9-bi ^
EP4CE115F29C7	1.2V	114480	529	529	3981312	532	~
C							>

รูปที่ 4.25 หน้าต่างสำหรับเลือกอุปกรณ์ที่ใช้กับโปรเจค

7) ในช่อง Design Entry/Synthesis ให้เลือก Tool Name เป็น Custom แล้วเลือก Format(s) เป็น VHDL และในช่อง Simulation ให้เลือก Tool Name เป็น ModelSim-Altera แล้ว เลือก Format(s) เป็น VHDL จากนั้นกด Finish ดังรูปที่ 4.26

Tool Type	Tool Name	Format(s)	Run Tool Automatically
Design Entry/Synth	Custom	▼ VHDL	Run this tool automatically to synthesize the current design
Simulation	ModelSim-Altera	▼ VHDL	<ul> <li>Run gate-level simulation automatically after compilation</li> </ul>
Board-Level	Timing	<none></none>	•
	Symbol	<none></none>	•
	Signal Integrity	<none></none>	<b>~</b>
	Boundary Scan	<none></none>	•

รูปที่ 4.26 หน้าต่างสำหรับเลือกเครื่องมือในการสังเคราะห์วงจรและจำลองผลของโปรเจค

8) ทำการกดดับเบิลคลิกที่ Analysis & Synthesis เพื่อสังเคราะห์วงจรดังรูปที่ 4.27 เมื่อ กระบวนการเสร็จสิ้น จะได้หน้าต่างเป็นเครื่องหมายถูกสีเขียวดังรูปที่ 4.28

Provide and a second and a	THE YOU DO MAN	Encoder1	. / 6 6 4	SOFFK90					
bityretures • Celement file • Celemen	ion Novigator	Hearthy	* 0.78×					IP Catalog	4.6
<ul> <li>A control the co</li></ul>	Eroty	instance							×
Celement 1     Countain	Cyclone N E: EP4CE119F29C7							👻 🕌 Installed IP	
be <u>Concession</u> Tak <u>Tak</u> > <u>Concession</u> >	CRCEncoder1							* Project Directory	
Verse 2 / 1 / 2 / 2 / 2 / 2 / 2 / 2 / 2 / 2 /								No Lelection Available	
A <u>Constant of Specific Androne Specifi</u>								* Library	
Compdant     Tak     Compdant								<ul> <li>Basic Hunchons</li> <li>Team</li> </ul>	
Consider      Consider								> Interface Protocols	
tal Tan Tal Tan Tal Tan Tal Tan Tal Tan Tal Tan Tal Tan Tal Tan Tal Tan Tan Tan Tan Tan Tan Tan Tan								Memory Interfaces and Controllers	
Autority Exception Signal Sign								Processors and Petpherals	
As <u>Constant of Ends</u> Tak <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>Tak</u> <u>T</u>								Eniversity Program.	
Autor Complexer The Complexer Proceedings from Proceedings from								Search for Partner IP	
tek Complete					0	turi Duima a			
k Completer Comp					Quar	ius Prime			
Tak Tine * Croppe Decays * Croppe Decay Decay and the served of the se	4s	Compilation	* = <b>9</b> 8 *						
V P couple dang       V P	Tatk		Time						
IP       Horizon Scientification         IP       IP         <	🗠 🕨 Comple Design								
1     P terr Mode Ander	🕨 🕨 Analysis & Synthesis								
I → Xashebi Kardata papanga teta     I → Tun-saka Haring Kardyas     I → Lak Astelati tetar     Lak Astelation (Sam Astelation)     Lak Astelation	🕴 🕨 Fitter (Place & Route)								
1 b Touchant Tring Sudjen     Yr Sudjenter       2 b Ush String Sudjent Fore     Concertaints       2 d String Support Store     Concertaints       3 D Quark Mark String Sudjent     Mark Mark String Sudjent       3 D Quark Mark String Sudjent     Mark Mark String Sudjent	Assembler (Lenerate prop	ramming files)							
I ≥ La Anstrairer     Constrairer     Co	) TimeQuest Timing Analy	da .					W Buy Sonware		
If diff strip         Uncentifies           If the strip         Uncentifies           If the strip         If the strip	EDA Nebist Writer						Wass Quartin Prime Information		
Angen Exce Sper Equencies     Angen Exce Sper Equences	Edit Settings						Documentarius		
IA O A A A V States Of Field O	Program Device (Open Progra	mmeri					Contraction Contra-	+ AM.	
Type ID Message		Tiena .		M Find M Find Next	i .				
Type ID Nessage					2				
	Type ID Message								



Quartus Prime Lite Edition - C:/Users/map10/Desktop/1	est2/CRCEncoder1 - CRCEncoder1					- a >
File Edit View Project Assignments Processin	g Tools Window Help					Search altera.com
D m H / D m ? C CRCEncoder1	- / * *	O > > < < < < < < < < < < < < < < <				
roject Navigator	Hierarchy • Q 🖉 🗗 🗙	Compilation Repo	rt - CRCEncoder1		IP Catalog	<b>4</b> e
EntryInducer EPACTINESSET	nplation → ∎ ⊈ σ ×	Tabel of Contents 0 0 The Sections 0 The Sections 0 The Sections 0 The New New Orders (Order Section 1 The New Orders Orders 0 The Order Orders 0 The Order Orders 0 The New Section 1 The New Sec	Iter Samary (s, villians) (s, villians) (s, villians) (s, villians) (south frame Version Tap-level Conty Name Earnly Device Tap-level Conty Name Earnly Device Tapla Ingelses Tapla Ingels	Successful - Hon Mar 22 013-239 2021 17.1 8 Junit 800 10(22/2017 5J. Lile Edition CECEncoder1 CelEncoder1 Crystern K & ERECENTIF22C7 Final 20 20 21 31 0 0 0 0	Secondard P     Secondard P	×
Task           >         Comple Deep           >         Analysis Synthesis           >         Fitter Pface & Rould	Time 00:00:09					
Edit Settings						
<ul> <li>Program Device (Open Programmer)</li> </ul>		٤ >			+ Add	
IM         Image: Construction of the state of the	pecified as "custom", i pecified as "custom", i pecified as "custom", i t VCC or GND is running martition "hard_block:a t pin(s) that do not d	68 Find. 68 Find Next but Library Mapping File is n but VCC is not specified but GAD is not specified uto_generated_inst" five logic is - the final resource count	ot specified might be different			

รูปที่ 4.28 ลักษณะของหน้าต่างเริ่มแรกเมื่อการสังเคราะห์วงจรเสร็จสมบูรณ์

9) เพื่อเริ่มทำการจำลองการใช้งานวงจร กดที่ Tools จากนั้นเลือก Run Simulation Tool แล้วกด RTL Simulation บนหน้าต่างของโปรแกรมดังรูปที่ 4.29

Jsers/map10/Desktop/Test	2/CRCE	ncoder1 - CRCEncoder1						
signments Processing	Tools	Window Help						
CRCEncoder1	F	Run Simulation Tool	•	RTL Simulation				
<b>A</b>	δ. L	Launch Simulation Library Compiler		Gate Level Simulati	on	oder1	×	
Entity:Instance	<i>≫</i> I	Launch Design Space Explorer II		1 B	Flow Sun	nmary		
1. State 1.	ד 🚫	TimeQuest Timing Analyzer		mary	< <filt< td=""><td>er&gt;&gt;</td><td></td><td></td></filt<>	er>>		
	ļ	Advisors	•	ngs	Flow Stat	us		Successful - M
			-Default Global Setting		Quartus Prime Version			17.1.0 Build 59
	<u> </u>	Chip Planner		sed Time	Revision	Name		CRCEncoder1
	🍄 (	Design Partition Planner		lummary	Top-level	Entity Name		CRCEncoder1
	N	Netlist Viewers	•		Family			Cyclone IV E
รป	ที่ 4	.29 ขั้นตอนการเลือก	าเว	ู่มนเพื่อทำการ	เจ้าลอ	งผลขอ	งวงจร	

10) เมื่อพบหน้าต่างเริ่มแรกของโปรแกรม ModelSim-Altera ให้ทำการกดเครื่องหมาย + ข้างคำว่า work ดังรูปที่ 4.30 จะพบกับรายชื่อของ Entity ทั้งหมดที่มีอยู่ในโปรเจค

ModelSim - INTEL FPGA STARTE	R EDITION 10.56								- o ×
🖹 - 🥔 🖓 🍮 🍪 i 🐰 🗞	& ⊇ ⊇ I © - M ≣ ज	I I I I I I I I I I I I I I I I I I I	w nep		11-10-11-12-12-12-12-12-12-12-12-12-12-12-12-	Layout Simulate	Columniayout AllColumns	ي ي ي ي ي	
T 5 8 5 a 2	হ আ কারালা ৫৯	1118833		× 28. 0	0.0.0.0.0.0.0.0				1
10 three	*	x Chierts	1.000	- + + + x ini wave - Default	1				+ d ×
Think Turns	Dath.	* Villame	Value Kovi Mode [29]		Here				U X
1 H. work Library	rti work								
S 20 representation of the second sec	office that the could com	-							-
	\$MOOL_TEO(/elters/vind/2								
July Z0model_ver Library	\$MODEL_TECH//altera/verior								
Atera Insim Library	\$MODEL_TECH//altera/vhd/a								
+	\$MODEL_TECH//alters/verlog								
	\$MOOIL_TEO-(//eltere/vind/s								
Albera inf_ver     Ubrary	SMOOCL_TECH//altera/verioc								
auth anal library	MODEL_recriminatera/veriog								اكمع
- arrai hasi Library	\$MODEL_TECH//altera/vhd/a								ألاكم
ariai_hssi_ver Library	\$MODEL_TECH//altera/verios								اكمع
	\$MODEL_TECH//altere/vhd/a								اكمع
arrai_poe_hip_ver_Derary	MODEL_TECH//altera/vertec MODEL_TECH//altera/vertec								
- arraigz Library	\$MODEL_TED+(/altera/vhd/a								ألاكم
Jan arriaigz hssi Library	\$MODEL_TECH//altera/vind /a								
A arrialize hest ver Ubrary	\$MODEL_TECH//altera/verlog								
→ arraigz_pcie_hip Library	\$MODEL_TECH//altera/vind /a								
analy pre-np-vbray	\$100E_TECH_/alteration								
A arriar     Ubrary	\$MODEL_TECH//altera/vhd/a								
. arriav_host_ver Ubrary	\$MODEL_TECH//altera/verlog	Processes (Active) =							
	\$MODEL_TECH//altera/verlog	* Name	Type (filtered) State (	Order Pare					
1 grav ver Lorary	shoot, itory/atera/verio;								
At arriang, has Ubrary	\$MODEL_TECH//altera/vhd/a								
- arravge has ver Library	\$MCOIL_TED-( /elters/veries								
	\$MODEL_TECH//altera/vind /a								
H arriavgz_pde_hip_vUbrary	\$MODEL_TECH//altera/verio;								
Dual ordenation thrace	WOOR, TECHL /alterakityl in								
- d cydone 10p_ver Library	(MODEL_TED-(//eltera/veries								
	\$MODEL_TECH//altera/vhd/c								
	\$MODEL_TECH//altera/vhd/c								اكمع
H-all cydoney_nes_ver Lorary	SNOOEL_TECH//attera/vertor SNOOEL_TECH//attera/vertor								
	\$MODEL_TECH//eltere/verice								اكمع
tydoneiv_ver Library	\$MODEL_TECH//altera/verilos								الاصع
difference      difference	\$MODEL_TECH//altera/vhd/c								أتحصع
	SMODEL_TECH//dtms/verior								
Cydoney_hosi_ver Library	\$MODEL_TECH//altera/verios								·
de_hipUbrary	\$MODEL_TECH//altera/verlog			C84	Now Ons	100 ns 201 ns	300 ms 400 ms 501 ms	600 ms 700 ms 810 ms	900 ns 1000
cydonev_ver     Ubrary	\$MODEL_TECH//altera/veries	-		<u> </u>	or 1 Ons Ons				
•		•		• •					•
A Transcript									+
# End time: 01:37:54 on Ma	r 22,2021, Elapsed time:	0:00:00							<u> </u>
# Errors: 0, Warnings: 0									
r									
ModelSim>									-
	work								

้รูปที่ 4.30 ตำแหน่งของเมนูในการเลือก Entity เพื่อจำลองผลบนหน้าต่างเริ่มแรกของโปรแกรม

11) ทำการดับเบิลคลิกชื่อ Entity ของวงจรที่ต้องการใช้งานดังรูปที่ 4.31

	Library			×	1
	▼ Name	Туре	Path	-	7
1	work	Library	rtl_work		
4	😑 📔 crcencoder 1	Entity	C:/Users/map10/Desktop/Proje		
	- rt_work	Library	C:/Users/map10/Desktop/Test2		
	- 220model	Library	\$MODEL_TECH//altera/vhdl/2		
		Library	\$MODEL_TECH//altera/veriloc		
	·	ະ ຈ	ເ		

รูปที่ 4.31 ชื่อ Entity ทั้งหมดในโปรเจคภายในเมนู Work

12) กด Add จากนั้นกด To Wave แล้วกด All items in region เพื่อเพิ่มสัญญาณทั้งหมด เข้าไปในหน้าต่าง Wave ดังรูปที่ 4.32 หากไม่ต้องการสัญญาณทั้งหมด ให้ทำการเลือกสัญญาณตาม ต้องการในหน้าต่าง Objects



รูปที่ 4.32 ขั้นตอนเพิ่มสัญญาณจาก Entity ที่เลือกเข้าสู้หน้าต่าง Wave

13) ทำการตั้งค่าของสัญญาณ clk หรือสัญญาณนาฬิกาโดยการคลิกขวาที่สัญญาณ clk แล้ว กด clock ดังรูปที่ 4.33



รูปที่ 4.33 ขั้นตอนการตั้งค่าสัญญาณนาฬิกา

	ษ		ົ້	1
4 4 ) -	° · · · · ·		· · · · · · · · · · · · · · · · · · ·	
14) V	าาการตงคาสถเถเาถ	<i>ม</i> นาฬกาตานต <sub>ิ</sub> ค	งการ จากนนกด	()K ดงราเท 4 34
, ,				

M Define Clock	×
Clock Name	
sim:/crcencode	erl/clk
offset	Duty
	190
Period	Cancel
100	
Logic Values	
High: 1	Low: 0
First Ed	dge
ve Rusing	
	OK Cancel
รูปที่ 4.34 หน้าต่างก	ารตั้งค่าสัญญาณนาฬิกา

15) ทำการกำหนดค่าสัญญาณ rst หรือสัญญาณ Reset ด้วยการคลิกขวาที่สัญญาณ rst แล้ว กด Force ดังรูปที่ 4.35



รูปที่ 4.35 เมนูสำหรับการกำหนดค่าสัญญาณใด ๆ

16) ทำการกำหนดค่าของสัญญาณ rst เป็น 0 เพื่อจำลองการกดปุ่ม Reset จากนั้นกด OK ดังรูปที่ 4.36

Force Selected Signal	×
Signal Name: sim:/crcencoderl/rst	
Value: 0	
Kind	
• Freeze O Drive O Deposit	
Delay For: 0	
Cancel After:	
ОК Са	ancel

รูปที่ 4.36 หน้าต่างการกำหนดค่าของสัญญาณใด ๆ

17) ทำการกำหนดค่าของสัญญาณอินพุตอื่น ๆ ตามต้องการด้วยวิธีการเดียวกันกับหัวข้อที่

16)

18) ณ บริเวณเมนูสำหรับเริ่มการจำลองโปรแกรมดังรูปที่ 4.37 ให้ทำการกดปุ่มดังรูปที่ 4.38 เพื่อให้วงจรเริ่มทำงาน

ModelSim - INTEL EPGA STARTER EDITION 10.5b					– d ×
File Edit View Compile Simulate Add W	ave Tools Layout Bookmarks Window Help		1. I.		
B • B ⊗ B ⊗ B   ↓ № B Ω Ω   0	· # = = = = = = = = = = = = = = = = = =	** 월 100 대 이 번 것 전 24 25 30 30 30 40	t 🙃 t : 📩 - 🕀 🏦 Layout Simulate	ColumnLayout Default	▲ 월·월·월·월
ION 🖾 🚧 📕 🗐 🕀 📕	- 👘 🕹 🕹 🕑 🖞 문화 🕹 🗐 👜 ( ) 📷 ( )	• 🔨 • 🔆 • Search: 💌 🕸 🎊 🐡	€ € <b>£</b> 2 3 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	Г	
😨 sm - Default	🛨 🗗 🗴 😩 Objects		x 1x		* đ
V Instance Design unit Design unit	type Top Categor Value Value	Kind Mode 12 Blow 21 +	Hogo		
croencoder1 croencoder Architecture	DUInstance dk U	Signal In Signal In	U Contraction of the second se		
standard standard Package	Package 🛛 🖬 🕹 to_CRCErcoder1 UUUU	Signal In Internet of the Control of			
textio textio Package std logic 1154 std logic 1 Package	Package from_CRCEncoder UUUU	Signal Out			
std_logic_arith std_logic_a Package	Package	/arcenceder 1/8G			
🧮 std_logic_unsigned 🛛 std_logic_u Package	Package				
	Processes (Active)				
	*Name (Type (1	tered) State Order Pare			
	C_NACES INCOM				
1		CER N	ow 0.00 ms 0.1 ms 0.2 ms		5ns 0.7ns 0.8ns 0.9ns 1r
Internet M 20 atra			r 1 0.00 ns 1000 ns		[
Force of receipt in a force of the local state of t	0 (50 ps) -7 100				्म ख्
force -freeze sin:/crcencoderl/st 0 0	o 100 bei -7 200				
force -freeze sim:/crcencoder1/to_CRCEn	coder1 10101010101010 0				
(SIM 7)					
Now: 0 ns. Delta: 0 struitorcencede	rt				9 mi to 1992 mi

รูปที่ 4.37 ตำแหน่งของเมนูที่ใช้สำหรับเริ่มการจำลองการทำงานของวงจรบนหน้าต่างเริ่มแรก



รูปที่ 4.38 ปุ่มสำหรับการจำลองการทำงานของวงจร

19) จะพบว่ามีสัญญาณขึ้นมาในหน้าต่าง Wave ดังรูปที่ 4.39

🚛 Wave - Default 🚃				
🍅 🗸	Msgs			
/crcencoder 1/clk	1			
/crcencoder 1/rst	0			
	101010101010101010	101010101010101	010	
	00000000000000	υυυυυψυυ	000000	0000
🔶 /crcencoder 1/BG	0			
r				

รูปที่ 4.39 การทำงานของวงจรขณะสัญญาณ rst มีค่าเท่ากับ 0

20) ทำการเซ็ตค่าของสัญญาณ rst เป็น 1 เพื่อจำลองการปล่อยปุ่ม Reset จะได้สัญญาณ เอาต์พุตต่าง ๆ ดังรูปที่ 4.40

	Wave - Default												
ľ	<u></u>	Msras											
ľ													
	/crcencoder 1/clk	1											
	/crcencoder1/rst	1											
	+- /crcencoder 1/to_C	101010101010101010	101010	1010101	010								
		10111110101100	UUUUU	UUU	000000	0000000	0000000	0000	101111	1010110	0111010	1010101	11010
	👆 /crcencoder 1/BG	0											
	×												

รูปที่ 4.40 การทำงานของวงจรขณะสัญญาณ rst มีค่าเท่ากับ 1

4.1.3.2 ผลการทดสอบวงจรเข้ารหัสช่องสัญญาณ LDPC

 มลการทดสอบวงจรเข้ารหัสช่องสัญญาณ LDPC แบบรวมทุก ส่วนประกอบ ทำการป้อนอินพุตความยาว 8424 บิต ได้เอาต์พุตคือสัญญาณชื่อ codeword ดังรูปที่
 4.41 และรูปที่ 4.42

Wave - Default												
💫 🗸	Msgs											
📣 /crcencoder 1/dk	1											
/crcencoder1/rst	1											
	10 10 10 10 10 10 10 10 10	101010	1010101	010								
+	10111110101100	UUUUUU	JUU	000000	0000000	0000000	0000	101111	1010110	0111010	1010101	11010
👍 /crcencoder 1/BG	0											
v												

รูปที่ 4.41 ผลการทดสอบวงจรเข้ารหัสช่องสัญญาณ LDPC

แบบรวมทุกส่วนประกอบจากโปรแกรม ModelSim-Altera



2) ผลการทดสอบวงจรเข้ารหัส CRC ทำการป้อนอินพุตความยาว 8424 ได้

เอาต์พุตคือสัญญาณที่มีชื่อว่า infoWithCRC บิตดังรูปที่ 4.43

wave - Default							\$\$							
<b>\$</b> 1.	Msgs													
/crc_attachment_test_4/RstB	1													
/crc_attachment_test_4/Clk	1						I							
/crc_attachment_test_4/K_prime	0	0												
/crc_attachment_test_4/K	0	0												
/crc_attachment_test_4/L	0	0												
/crc_attachment_test_4/role	0													
/crc_attachment_test_4/segmentedLength	8424	8424												
	01010101111101	0101010	111110	1001010	0011000	101001	1100000	1001011	1100010	0011011	0110111	1011010	0011010	000100001
🖕 /crc_attachment_test_4/crcAttachmentValid	0													
👍 /crc_attachment_test_4/CRCAttachmentValid2	0													
	01010101111101	010101	0111110	100101	0001	010101	0111	010101	0111110	1100101	00011000	0101001	1100000	10010111
👍 /crc_attachment_test_4/infoWithCRCLength	8448	8448												
¢														

รูปที่ 4.43 ผลการทดสอบวงจรเข้ารหัส CRC จากโปรแกรม ModelSim-Altera

ผลการทดสอบวงจรแบ่งย่อยบล็อกข้อมูล ทำการป้อนอินพุตด้วย
 เอาต์พุตจากหัวข้อที่ 2) ได้เอาต์พุตคือสัญญาณชื่อ from\_seg ดังรูปที่ 4.44

💶 Wave - Default 🚃																	
💫 🗸	Msgs																
↓seg/Clk	1																
📣 /seg/RstB	1																
· <b>≖</b>	01010101111101	010101	0111110	1100101	0001100	0101001	110000	100101	1100010	0011011	0110111	1011010	0011010	0001000	0111101	1101110	0111
/seg/data_length	8448	8448															
/seg/seg_enable	0																
Height - Seg/from_seg	00000000000000	UUUUU	JUU	000000	000000	000000	000000	000000	0000000	0000000	0000000	0000000	0000000	0000000	0000	0101010	0111
🔙 /seg/K	8448	0				8448											
👍 /seg/K_prime	8448	0				8448											
👍 /seg/L	0	0															
👍 /seg/Z	384	0				384											
P																	

รูปที่ 4.44 ผลการทดสอบวงจรแบ่งย่อยบล็อกข้อมูลจากโปรแกรม ModelSim-Altera

4) ผลการทดสอบวงจรเข้ารหัส CRC ของบล็อกรหัส ทำการป้อนอินพุตด้วย เอาต์พุตจากหัวข้อที่ 3) ได้เอาต์พุตคือสัญญาณชื่อ infoWithCRC ดังรูปที่ 4.45

Wave - Default														
<b>∲</b> 1 •	Msgs													
/crc_attachment_test_4/RstB	1													
4/crc_attachment_test_4/Clk	1									1		1		
/crc_attachment_test_4/K_prime	8448	8448												
/crc_attachment_test_4/K	8448	8448												
/crc_attachment_test_4/L	0	0												
/crc_attachment_test_4/role	1													
4/crc_attachment_test_4/segmentedLength	8448	8448												
Image: state of the state of	01010101111101	010101	0111110	1100101	0001100	0101001	1110000	0100101	11100010	001101	011011	1011010	0011010	00010
🖕 /crc_attachment_test_4/crcAttachmentValid	0													
🖕 /crc_attachment_test_4/CRCAttachmentValid2	1													
E-4 /crc_attachment_test_4/infoWithCRC	01010101111101	000000	000000	0000	010101	0111110	1100101	00011000	101001	1100000	100101	1100010	0011011	01101
🖕 /crc_attachment_test_4/infoWithCRCLength	8448	8448												
P														

รูปที่ 4.45 ผลการทดสอบวงจรเข้ารหัส CRC ของบล็อกรหัสจากโปรแกรม ModelSim-Altera

5) ผลการทดสอบวงจรเข้ารหัส LDPC ทำการป้อนอินพุตด้วยเอาต์พุตจาก

หัวข้อที่ 4) ได้เอาต์พุตคือสัญญาณชื่อ from\_top\_circulant ดังรูปที่ 4.46 และรูปที่ 4.47

🔢 Wave - Default 🚞								
<b>∕</b> €1+	Msgs							
/new_circulant/Clk	1							
/new_circulant/RstB	1							
Image: second state in the second state is a second state	01010101111101	010101011	111011001010	001100010100	111100000100	10111100010	001101101101	11101
/new_circulant/Z	384	384						
/new_circulant/ldpc_enable	1							
👆 /new_circulant/ldpc_done	1							
/new_circulant/from_top_circulant	01111101101110	011111011	011100111101	101001011011	11110101110	11001011001	011100000111	10 100
_			-					

รูปที่ 4.46 ผลการทดสอบวงจรเข้ารหัส LDPC จากโปรแกรม ModelSim-Altera

Wave Examine	$\times$
sim:/new_circulant/from_top_circulant @ 5071552 ps	
0111110110111001111010010101011111101011100101	
1111001110111010100010011000110100010000	) —
	)
	, 
	1
	1
ОК	

รูปที่ 4.47 สัญญาณ from\_top\_circulant (บางส่วน)

6) ผลการทดสอบวงจรปรับอัตรารหัส ทำการป้อนอินพุตด้วยเอาต์พุตจาก หัวข้อที่ 5) ได้เอาต์พุตคือสัญญาณชื่อ from\_RateMatching ดังรูปที่ 4.48 และรูปที่ 4.49

<b>∲</b> 1 •	Msgs	
/ratematching/clk	1	
/ratematching/rst	1	
	00111010101010	001110101010101011101000000000000000000
	0000000000000110	00000000000110
/ratematching/BG	1	
/ratematching/C	1	
🖅 🎝 /ratematching/Null_d	00000000000000	000000000000000000000000000000000000000
	00111010101010	UUUUUUU (000000000000000000000000 (0011101010101010101011110101011111010101
_= /ratematching/E_r	0000000001100100	UUUUUUU {00000000000000
Wave Examine		×
sim:/ratematching/from_R	ateMatching	@ 354 ps
001110101010101110101011 1000110	111010110000	000000000000000000000000000000000000000

รูปที่ 4.49 สัญญาณ from\_RateMatching (บางส่วน)

7) ผลการทดสอบวงจรแทรกสลับบิต ทำการป้อนอินพุตด้วยเอาต์พุตจาก

หัวข้อที่ 6) ได้เอาต์พุตคือสัญญาณชื่อ bitInterleavedCodeword ดังรูปที่ 4.50 และรูปที่ 4.51

🔢 Wave - Default 🚃												
<b>∲</b> 1+	Msgs											
/bit_interleaver_test_1/RstB /bit_interleaver_test_1/Clk	1 1											
/bit_interleaver_test_1/codewordLength	16896	16896										
/bit_interleaver_test_1/modulationOrder	4	4										
	01111101101110	011111011	0111001	1110110	1001011	0111111	0101110	1110010	1100101	1100000	11110100	0100000
↓ /bit_interleaver_test_1/bitInterleaverEnable	1											
/bit_interleaver_test_1/bitInterleavedCodeword	01011111101011	010111111	0101111	1111101	0000010	1011110	0001010	1010101	0010101	01111111	1111111	0100101
/bit_interleaver_test_1/codeBlockConcatenationEnable	1											

รูปที่ 4.50 ผลการทดสอบวงจรแทรกสลับบิตจากโปรแกรม ModelSim-Altera

Wave Examine	Х
sim:/bit_interleaver_test_1/bitInterleavedCodeword @ 42829942 ps	
010111111010111111110100000101011110000101	0 🔺
1101001010000111101011111111010111111010	1
11101000000101101001011111111100000101111	1
1110000101001010000010111110101000001010	1
1010111110101010000101000010101111110000	0 🚽
<b></b> €	) 
OK	

รูปที่ 4.51 สัญญาณ bitInterleavedCodeword (บางส่วน)

8) ผลการทดสอบวงจรต่อเรียงบล็อกรหัส ทำการป้อนอินพุตด้วยเอาต์พุต

จากหัวข้อที่ 3) 6) และ 7) ได้เอาต์พุตคือสัญญาณชื่อ from\_concat ขนาด 16896 บิตดังรูปที่ 4.52 และรูปที่ 4.53



รูปที่ 4.52 ผลการทดสอบวงจรต่อเรียงบล็อกรหัสจากโปรแกรม ModelSim-Altera



รูปที่ 4.53 สัญญาณบางส่วนของ from\_concat

#### 4.2 ผลการทดสอบชุดซอฟต์แวร์และวงจรเข้ารหัสช่องสัญญาณชนิด Polar codes

4.2.1 การใช้งานซอฟต์แวร์และการกำหนดพารามิเตอร์เริ่มต้น

ในหัวข้อนี้จะกล่าวถึงการใช้งานชุดซอฟต์แวร์เข้ารหัสช่องสัญญาณชนิด Polar codes ตาม การออกแบบไว้ในหัวข้อที่ 3.2 ซึ่งสามารถดาวน์โหลดได้ที่เว็บไซต์ www.channelcoding.com ซึ่ง ประกอบไปด้วยชุดซอฟต์แวร์ 5 โมดูลหลักและไฟล์ชุดคำสั่ง แสดงดังรูปที่ 4.54

CodeBlockSegmentation
 CodedBitInterleaver
 CRCAttachment
 polarEncoder
 PolarEncoding
 PolarSequencing

รูปที่ 4.54 ไฟล์โมดูลหลัก 5 โมดูลและไฟล์ชุดคำสั่งเพื่อกำหนดพารามิเตอร์และเรียกใช้โมดูลฟังก์ชัน

ไฟล์ชุดคำสั่งเพื่อกำหนดพารามิเตอร์และเรียกใช้โมดูลฟังก์ชันชื่อ polarEncoding.m สามารถแสดงชุดคำสั่งได้ดังรูปที่ 4.55



รูปที่ 4.55 ชุดคำสั่งเพื่อกำหนดพารามิเตอร์และเรียกใช้โมดูลฟังก์ชัน

4.2.1.1 การสร้างไฟล์สกุล m

ไฟล์สกุล m เป็นสกุลไฟล์ภายใต้ภาษา objective C ซึ่งสามารถใช้งานได้กับโปรแกรม MATLAB โดยไฟล์สกุล m สามารถเป็นได้ทั้งไฟล์ที่เก็บชุดคำสั่ง MATLAB และสามารถเป็นไฟล์โมดูล ฟังก์ชันได้

การสร้างไฟล์สกุล m ทำได้โดยการสร้างไฟล์สคริปขึ้นก่อน โดยกดที่ New > Script ดังรูปที่ 4.56 จากนั้นจะได้ไฟล์สคริปขึ้นมาภายใต้หน้าต่าง editor ดังรูปที่ 4.57 ไฟล์สคริปจะสามารถเขียน ชุดคำสั่ง MATLAB หรือสามารถเขียนเป็นโมดูลฟังก์ชันได้



รูปที่ 4.56 ตำแหน่งการกดปุ่มสร้างไฟล์สคริป

📣 MA	TLAB R20	020a											- 0	×
ном	E	PLOTS	APPS	EDITOR	PUBLISH	VIEW			66	🕐 💿 Search I	Documentat	ion	في 🔍	Sign In
New 0	Dpen S	iave	Q Find Files ☑ Compare ▼ ☑ Print ▼	<ul> <li>♀</li> <li>♀</li> <li>♀</li> <li>Go To ▼</li> <li>♀</li> <li>♀</li> <li>Navigate</li> </ul>	Insert 🔜 Comment % Indent 🛐	fx m ▼ % 27 ■ m	Breakpoints	Run	Run and Advance	Run Section	Run and Time			-
**	1		C: • Program Fil	es 🕨 Polyspac	e 🕨 R2020a 🕨	bin 🕨								+ P
🔏 Edito	or - Untit	led	-	1										⊙ ×

รูปที่ 4.57 ไฟล์สคริปที่ถูกสร้าง

นอกจากจะเขียนฟังก์ชันขึ้นมาจากไฟล์สคริปได้แล้ว โปรแกรมยังสามารถสร้างไฟล์สคริปที่มี เทมเพลตฟังก์ชันได้ทันที โดยกดที่ New > Function ดังรูปที่ 4.58 จากนั้นจะได้ไฟล์สคริปที่มีเทม เพลตฟังก์ชันขึ้นมาภายใต้หน้าต่าง editor ดังรูปที่ 4.59

📣 М	ATLAB	R2020a											-	- 🗆	×
но	ME	PLOT	s	APPS	EDITOR	PUBLISH	VIEW	🔚 🎖 🖻	1	) ¢ 🗗	? 💿 Search I	Documenta	tion	۵ 🔍	Sign In
New	Open	Save	E Find	Files npare ▼ t ▼		Insert 属 Comment % Indent 🛐	fx 🖪 ▼ ‰ ‰ ፼ ፼	Breakpoints	► Run	Run and Advance	Nun Section	Run and Time			
111	Script	Ctr	1+N		NAVIGATE	EDI	r	BREAKPOINTS			RUN				
	Live So	ript	► Pi	rogram Fi	les 🕨 Polyspa	ce ▶ R2020a ▶	bin 🕨								• • ● ×
$\int x$	Function	on													
fx	Live Fu	unction													
-	Class														
5	Systen	n Object	>												
				. d				94 N							
				รูปที่	4.58 ตั	าแหน่งกา	เรกดปุ่ม	มสร้างไฟส่	าสคริ	ปที่มีเ	ทมเพลตทั	งกํชั่น			

📣 MATLAB R2020a \_ X 🌲 🔍 EDITOR arch Documentation Find Files 4 🔿 Insert 🔜 fx 🚮 🕶 · M 2  $\overline{\mathbb{O}}$ ≥ Run Section [ Compare 🔻 🌳 Go To 👻 Comment % 🍇 🎘 Run and 🖳 Advance Save Breakpoints Run Run and Open New • 🚔 Print 🔻 🔍 Find 🔻 Indent 🛐 📲 🜆 ÷ • Advance Time NAVIGATE EDIT BREAKPOINTS FILE 🔶 💽 🔀 📜 🕨 C: 🕨 Program Files 🕨 Polyspace 🕨 R2020a 🕨 bin 🕨 - 8 📝 Editor - Unti itled<sup>4</sup> Untitled<sup>2\*</sup> function [outputArg1,outputArg2] = untitled2(inputArg1,inputArg2) SUNTITLED2 Summary of this function goes here % Detailed explanation goes here outputArg1 = inputArg1; outputArg2 = inputArg2; end

รูปที่ 4.59 ไฟล์สคริปที่มีเทมเพลตฟังก์ชันที่ถูกสร้าง

จากนั้นหากต้องการบันทึก ไฟล์จะถูกบันทึกเป็นไฟล์สกุล m ดังรูปที่ 4.60 โดยกดที่ Save ซึ่งหน้าต่าง Select File for Save As จะปรากฏขึ้นมาและสามารถกำหนดชื่อไฟล์และกดปุ่ม Save อีกครั้งเพื่อบันทึกไฟล์



รูปที่ 4.60 การบันทึกไฟล์สกุล m

4.2.1.2 การเขียนคำสั่งเพื่อการกำหนดพารามิเตอร์และการเรียกใช้โมดูลฟังก์ชัน ไฟล์สกุล m ที่สร้างจากหัวข้อ 4.2.1.1 จะใช้สำหรับการกำหนดพารามิเตอร์และการเรียกใช้ โมดูลฟังก์ชัน การกำหนดพารามิเตอร์สามารถทำได้โดยชุดคำสั่งบรรทัดที่ 1 และ 2 ดังรูปที่ 4.61 และ การเรียกใช้งานโมดูลฟังก์ชันสามารถทำได้โดยชุดคำสั่งบรรทัดที่ 4 ดังรูปที่ 4.62 โดยฟังก์ชันจะทำ การคืนค่าพารามิเตอร์ที่ปรากฏทางซ้ายของบรรทัด

📣 MATLA	AB R2020a	3											_		×
HOME	PLO	OTS	APP	S EDI	TOR	PUBLISH	VIEW	6	6 6	96	🕽 😨 Sear	ch Documentat	tion	۵ 🔍	Sign In
New Script Liv	New ve Script	New FILE	Open	G Find File	s Import Data	t Save Workspace	Rew Open Clear	Variable Variable ▼ Workspace ▼	CODE	SIMULINK		RESOURCES			I.
++	1	+ C: 1	Progra	am Files 🕨 P	olyspace	R2020a +	bin 🕨								- 0
🌌 Editor -	Untitled	•													⊙×
Untitle	ed* 🛪	Untitle	ed2* >	+											
1 i 2 i 3 4 [	nputAr nputAr output	g1 = g2 = Arg1,	1; 2; outpu	utArg2] =	untitle	ed2(input	Arg1,ing	outArg2);							

รูปที่ 4.61 การเขียนคำสั่งเพื่อกำหนดพารามิเตอร์



## รูปที่ 4.62 การเขียนคำสั่งเพื่อเรียกใช้โมดูลฟังก์ชัน

4.2.2 ผลการทดสอบชุดซอฟต์แวร์เข้ารหัสโพลาร์ตามมาตรฐาน 5G

การเก็บผลการทดสอบชุดซอฟต์แวร์เข้ารหัสโพลาร์ตามมาตรฐาน 5G จะทำการแบ่งส่วนตาม ประเภทของช่องสัญญาณ ซึ่งประกอบไปด้วย 3 ช่องสัญญาณ ช่องสัญญาณ PBCH ช่องสัญญาณ PDCCH และช่องสัญญาณ PUCCH

## 4.2.2.1 ผลการทดสอบชุดซอฟต์แวร์เข้ารหัสกรณีช่องสัญญาณ PBCH

สำหรับผลการทดสอบของช่องสัญญาณ PBCH หัวข้อในการเก็บผลจะถูกแบ่งออกตาม จำนวนกระบวนการเข้ารหัสของช่องสัญญาณ PBCH ซึ่งประกอบด้วย 6 กระบวนการ และรวมถึง ผลลัพธ์ของกระบวนการโดยรวมดังนี้

1) กระบวนการทำงานโดยรวม

- 2) การเข้ารหัส CRC
- 3) การแทรกสลับ CRC
- 4) การลำดับช่องสัญญาณย่อย
- 5) การเข้ารหัสโพลาร์
- 6) การแทรกสลับบล็อกย่อย
- 7) การปรับอัตรารหัส

## 1) ผลการทดสอบกระบวนการทำงานโดยรวม

เมื่อผู้ใช้งานกรอกบิตข้อมูลขาเข้าหรือเวกเตอร์ **a** แสดงดังรูปที่ 4.63 ระบบการเข้ารหัสโพ ลาร์สำหรับช่องสัญญาณ PBCH จะให้ผลลัพธ์บิตข้อมูลขาออกแสดงดังรูปที่ 4.64

info	rmatio	onBits	5 =																					
Co	lumns	1 th	rough	24																				
	1	1	1	0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1	0	1	0	1	0
Co	lumns	25 tł	nrough	32																				
	0	0	1	0	0	0	0	0																
>>												~	97											

รูปที่ 4.63 บิตข้อมูลขาเข้า

concatenat	tedB	its =																					
Columns	1 t	hrough 2	24																				
0	1	0	1	0	0	0	1	1	1	1	0	1	0	1	0	1	1	1	1	0	1	0	0
Columns	25	through	48																				
0	1	0	0	0	0	0	0	1	0	1	0	0	1	1	1	1	1	0	1	0	0	0	0
Columns	49	through	72																				
0	0	0	0	1	0	1	1	1	0	1	1	0	0	0	0	1	1	1	1	1	1	0	1
Columns	73	through	96																				
1	0	0	0	0	1	0	1	1	0	1	0	1	1	1	0	0	0	0	1	1	0	1	0
Columns	97	through	120																				
0	0	0	0	0	0	1	0	0	1	1	1	0	1	0	1	0	1	0	1	1	0	0	0
Columns	121	through	n 144																				

## รูปที่ 4.64 บิตข้อมูลขาออก (บางส่วน)

โดยรูปที่ 4.63 บิตข้อมูลขาเข้าเวกเตอร์ **a** มีความยาว *A* = 32 บิต โดยช่องสัญญาณ PBCH สามารถใช้ความยาวบิตข้อมูลได้เพียงความยาวเดียว และรูปที่ 4.64 ผลลัพธ์บิตข้อมูลขาออกมี ความยาว *E* = 864 ซึ่งมีความยาวตรงกับความยาวคำรหัสของช่องสัญญาณ PBCH ซึ่งมีได้เพียง ความยาวเดียว

## 2) ผลการทดสอบกระบวนการเข้ารหัส CRC

เมื่อป้อนอินพุตเวกเตอร์ **a** ความยาว *A* แสดงดังรูปที่ 4.63 ข้อมูลจะไม่ผ่านกระบวนการ แบ่งย่อยบล็อกรหัสสำหรับช่องสัญญาณ PBCH ข้อมูลจะผ่านกระบวนการเข้ารหัส CRC และจะให้ ผลลัพธ์เวกเตอร์ **c** ความยาว *K* แสดงดังรูปที่ 4.65

infoCRCB	itsW(	OInt	1 =																					
Column	is 1 t	thro	ugh 2	4																				
1	1		1	0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1	0	1	0	1	0
Column	is 25	thr	ough	48																				
0	0		1	0	0	0	0	0	1	1	1	0	0	0	0	1	1	0	0	1	1	0	0	0
Column	ıs 49	thr	ough	56																				
1	0		1	0	0	1	0	0																

รูปที่ 4.65 เวกเตอร์ **c** 

# โดยรูปที่ 4.65 เวกเตอร์ **c** มีความยาว K = 56 บิต ประกอบด้วยเวกเตอร์ **a** ความยาว A = 32 บิตและบิต CRC ความยาว L = 24 บิต

#### 3) ผลการทดสอบกระบวนการแทรกสลับ CRC

เวกเตอร์ **c** จากกระบวนการเข้ารหัส CRC จะผ่านกระบวนการแทรกสลับ CRC และจะให้ ผลลัพธ์เวกเตอร์ **c'** แสดงดังรูปที่ 4.66

infoCRCBi	.ts =																						
Columns	1 tř	rough	24																				
1	1	0	0	0	1	0	0	0	0	1	0	0	0	1	0	0	1	1	1	1	0	0	1
Columns	Columns 25 through 40																						
1	1 1 0 0 1 0 1 0 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0																						
Columns	; 49 t	hrough	56																				
1	0	1	0	0	1	0	0																
>>													,										
	รูปที่ 4.66 เวกเตอร์ $ {f c}'$																						

โดยรูปที่ 4.66 เวกเตอร์ **c'** มีความยาวเท่ากับเวกเตอร์ **c** ที่ K = 56 บิต แต่จะมีลำดับบิต ที่แตกต่างกันเนื่องเกิดการแทรกสลับ

#### 4) ผลการทดสอบกระบวนการลำดับช่องสัญญาณย่อย

เวกเตอร์ **c**' จะไม่ผ่านกระบวนการสแครมบลิงสำหรับช่องสัญญาณ PBCH และเข้าไปยัง กระบวนการลำดับช่องสัญญาณย่อยและให้ผลลัพธ์เวกเตอร์ **u** แสดงดังรูปที่ 4.67

sourcewor	dBits	=																					
Columns	1 th:	rough 2	24																				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	25 tl	hrough	48																				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	49 tl	hrough	72																				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	73 tl	hrough	96																				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	97 tl	hrough	120																				
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	121	through	n 144																				
								a				6	1.	!									

รูปที่ 4.67 เวกเตอร์ **u** (บางส่วน)

โดยรูปที่ 4.67 เวกเตอร์ **u** มีความยาว *N* = 512 บิต ซึ่งถือเป็นความยาวคำรหัสแม่สูงสุด ของช่องสัญญาณ PBCH โดยบิตในเวกเตอร์ **c'** จะอยู่ภายในตำแหน่งของเวกเตอร์ **u** ร่วมกับ บิตแช่แข็ง

#### 5) ผลการทดสอบกระบวนการเข้ารหัสโพลาร์

เวกเตอร์ **u** จะไม่มีกระบวนการคำนวณบิตพาริตีสำหรับช่องสัญญาณ PBCH โดยจะผ่าน กระบวนการเข้ารหัสโพลาร์ ซึ่งจะให้ผลลัพธ์เวกเตอร์ **d** แสดงดังรูปที่ 4.68

mo	therCode	eword	Bits	-																				
	Columns	1 th	rough	24																				
	0	1	0	1	0	0	0	1	1	1	1	0	1	0	1	0	1	1	1	1	0	1	0	0
	Columns	25 t	hroug	n 48																				
	0	1	0	0	0	0	0	0	1	0	1	0	0	1	1	1	1	1	0	1	0	0	0	0
	Columns	49 t	hroug	n 72																				
	1	1	1	1	1	1	0	1	1	0	0	0	0	1	0	1	0	0	0	0	1	0	1	1
	Columns	73 t	hroug	n 96																				
	1	0	1	1	0	0	0	0	1	0	1	0	1	1	1	0	0	0	0	1	1	0	1	0
	Columns	97 t	hroug	n 120																				
	0	0	0	0	0	0	1	0	0	1	1	1	0	1	0	1	0	1	0	1	1	0	0	0
	Columns	121	throu	gh 144																				
									id				6,	- /		``								

#### รูปที่ 4.68 เวกเตอร์ **d** (บางส่วน)

โดยรูปที่ 4.68 เวกเตอร์ **d** มีความยาวเท่ากับเวกเตอร์ **u** ที่ N = 512 บิต

## 6) ผลการทดสอบกระบวนการแทรกสลับบล็อกย่อย

หลังกระบวนการเข้ารหัสโพลาร์ เวกเตอร์ **d** จะผ่านกระบวนการแทรกสลับบล็อกย่อยและ ให้ผลลัพธ์เวกเตอร์ **y** แสดงดังรูปที่ 4.69

subBlockIntlcodewordBits	=	

Columns	1 thr	ough 2	24																				
0	1	0	1	0	0	0	1	1	1	1	0	1	0	1	0	1	1	1	1	0	1	0	0
Columns	25 th	rough	48																				
0	1	0	0	0	0	0	0	1	0	1	0	0	1	1	1	1	1	0	1	0	0	0	0
Columns	49 th	rough	72																				
0	0	0	0	1	0	1	1	1	0	1	1	0	0	0	0	1	1	1	1	1	1	0	1
Columns	73 th	rough	96																				
1	0	0	0	0	1	0	1	1	0	1	0	1	1	1	0	0	0	0	1	1	0	1	0
Columns	97 th	rough	120																				
0	0	0	0	0	0	1	0	0	1	1	1	0	1	0	1	0	1	0	1	1	0	0	0
Columns	121 t	hrough	144					-1				,											

รูปที่ 4.69 เวกเตอร์ **y** (บางส่วน)

โดยรูปที่ 4.69 เวกเตอร์ **y** มีความยาวเท่ากับเวกเตอร์ **d** ที่ *N* = 512 บิต แต่จะมีลำดับ บิตที่แตกต่างกันเนื่องเกิดการแทรกสลับ

#### 7) ผลการทดสอบกระบวนการปรับอัตรารหัส

เวกเตอร์ y จะผ่านกระบวนการปรับอัตรารหัสและให้ผลลัพธ์เวกเตอร์ e แสดงดังรูปที่ 4.70

codeword	Bits =																						
Column	s 1 th:	rough 2	24																				
0	1	0	1	0	0	0	1	1	1	1	0	1	0	1	0	1	1	1	1	0	1	0	0
Column	s 25 tl	hrough	48																				
0	1	0	0	0	0	0	0	1	0	1	0	0	1	1	1	1	1	0	1	0	0	0	0
Column	5 49 tl	hrough	72																				
0	0	0	0	1	0	1	1	1	0	1	1	0	0	0	0	1	1	1	1	1	1	0	1
Column	s 73 tl	nrough	96																				
1	0	0	0	0	1	0	1	1	0	1	0	1	1	1	0	0	0	0	1	1	0	1	0
Column	s 97 tl	hrough	120																				
0	0	0	0	0	0	1	0	0	1	1	1	0	1	0	1	0	1	0	1	1	0	0	0
Column	5 121 1	through	n 144																				

#### รูปที่ 4.70 เวกเตอร์ **e** (บางส่วน)

ผลลัพธ์ของระบบการเข้ารหัสโพลาร์สำหรับช่องสัญญาณ PBCH จะสิ้นสุดที่กระบวนการนี้ โดยรูปที่ 4.70 เวกเตอร์ e จะเป็นผลลัพธ์บิตข้อมูลขาออกที่มีความยาว *E* = 864 บิต ซึ่งจะมีความ ยาวยาวมากกว่าเวกเตอร์ y ที่ *N* = 512 บิต เนื่องจากมีการปรับอัตรารหัสแบบส่งซ้ำ 4.2.2.2 ผลการทดสอบชุดซอฟต์แวร์เข้ารหัสกรณีช่องสัญญาณ PDCCH

สำหรับผลการทดสอบของช่องสัญญาณ PDCCH หัวข้อในการเก็บผลจะถูกแบ่งออกตาม จำนวนกระบวนการเข้ารหัสของช่องสัญญาณ PDCCH ซึ่งประกอบด้วย 7 กระบวนการ และรวมถึง ผลลัพธ์ของกระบวนการโดยรวมดังนี้

1) กระบวนการทำงานโดยรวม

- 2) การเข้ารหัส CRC
- 3) การสแครมบลิง CRC
- 4) การแทรกสลับ CRC
- 5) การลำดับช่องสัญญาณย่อย
- การเข้ารหัสโพลาร์
- 7) การแทรกสลับบล็อกย่อย
- 8) การปรับอัตรารหัส

#### 1) ผลการทดสอบกระบวนการทำงานโดยรวม

เมื่อผู้ใช้งานกรอกบิตข้อมูลขาเข้าหรือเวกเตอร์ **a** แสดงดังรูปที่ 4.71 ระบบการเข้ารหัสโพ ลาร์สำหรับช่องสัญญาณ PDCCH จะให้ผลลัพธ์บิตข้อมูลขาออกแสดงดังรูปที่ 4.72

informat	tionBit	s =																
Colum	ns 1 th	rough	19															
1	1	1	0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1
Colum	ns 20 t	hrough	32															
0	1	0	1	0	0	0	1	0	0	0	0	0						

รูปที่ 4.71 บิตข้อมูลขาเข้า

concatena	tedE	Bits =																
Columns	1 t	hrough	19															
1	0	0	1	1	0	0	0	0	0	1	0	0	1	1	0	1	0	1
Columns	20	through	n 38															
0	0	1	1	1	1	1	0	1	1	0	1	0	1	1	0	0	0	1
Columns	39	through	n 57															
0	0	1	0	1	1	0	1	1	0	1	0	1	0	0	0	0	1	1
Columns	58	through	n 76															
1	1	0	1	1	1	1	0	1	1	0	1	1	0	1	0	0	1	0
Columns	77	through	n 95															
0	0	1	1	0	0	1	1	1	1	0	1	0	1	1	1	1	1	0
					ູລູປ	ที่ 4.7	72 บิเ	<b>ตข้อ</b> มุ	ุลขาส	ออก (	ับางส	ส่วน)						

โดยรูปที่ 4.71 บิตข้อมูลขาเข้าเวกเตอร์ **a** มีความยาว A = 32 บิต โดยช่องสัญญาณ PDCCH สามารถใช้ความยาวบิตข้อมูลลได้ตั้งแต่ 1 ถึง 140 บิต และรูปที่ 4.72 ผลลัพธ์บิตข้อมูลขา ออกมีความยาว E = 432 บิต ตามความต้องการของผู้ใช้

2) ผลการทดสอบกระบวนการเข้ารหัส CRC

เมื่อป้อนอินพุตเวกเตอร์ **a** ความยาว *A* แสดงดังรูปที่ 116 ข้อมูลจะไม่ผ่านกระบวนการ แบ่งย่อยบล็อกรหัสสำหรับช่องสัญญาณ PDCCH ข้อมูลจะผ่านกระบวนการเข้ารหัส CRC และจะให้ ผลลัพธ์เวกเตอร์ **c** ความยาว *K* แสดงดังรูปที่ 4.73

infoCRCBi	itsWOS	cambli	ng =															
Columns	s 1 th	rough	19															
1	1	1	0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1
Columns	s 20 tl	hrough	38															
0	1	0	1	0	0	0	1	0	0	0	0	0	1	0	1	1	0	0
Columns	s 39 tl	hrough	56															
1	0	1	1	0	0	0	1	0	1	0	1	0	0	1	1	0	1	
				รูป	ที่ 4.7	ั3 เวเ	กเตอร์	້ c	ที่ได้จ	ากกา	รเข้า	รหัส	CRC					

โดยรูปที่ 4.73 เวกเตอร์ **c** มีความยาว K = 56 บิต ประกอบด้วยเวกเตอร์ **a** ความยาว A = 32 บิตและบิต CRC ความยาว L = 24 บิต

#### 3) ผลการทดสอบกระบวนการสแครมบลิง CRC

หลังจากกระบวนการเข้ารหัส CRC ภายใต้ช่องสัญญาณ PDCCH บิต CRC 16 บิตสุดท้ายจะ ถูกทำการสแครมบลิง ได้ผลลัพธ์เวกเตอร์ c ความยาว *K* แสดงดังรูปที่ 4.74

infoCRCBi	tsWO	Intl =																
Columns	l ti	hrough	19															
1	1	1	0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1
Columns	20 1	through	38															
0	1	0	1	0	0	0	1	0	0	0	0	0	1	0	1	1	0	0
Columns	39 1	through	56															
1	0	0	0	1	1	1	0	1	0	1	0	1	1	0	0	1	0	
				รูปที่	4.74	เวกเ	ตอร์	c ที่ไ	ด้จาก	าการเ	สแคร	็มบลิ	۱ CR	С				

โดยรูปที่ 4.74 เวกเตอร์ c มีความยาว K = 56 บิต เช่นเดียวกับกระบวนการเข้ารหัส CRC โดยที่บิตนอกเหนือจากบิต CRC 16 บิตสุดท้ายจะเหมือนกับกระบวนการก่อนหน้า

## 4) ผลการทดสอบกระบวนการแทรกสลับ CRC

เวกเตอร์ **c** จากกระบวนการสแครมบลิง CRC จะผ่านกระบวนการแทรกสลับ CRC และจะ ให้ผลลัพธ์เวกเตอร์ **c'** แสดงดังรูปที่ 4.75

infoCRCB:	its =																	
Column	s 1 th	rough	19															
1	1	0	0	0	1	0	0	0	0	1	0	0	0	1	0	0	1	1
Column	s 20 t	hrough	38															
1	1	0	0	1	1	1	0	0	0	0	1	0	0	1	0	1	0	0
Column	s 39 t	hrough	56															
1	0	0	0	1	1	1	0	1	0	1	0	1	1	0	0	1	0	
							รูปที่ (	1.75	เวกเต	ตอร์ (	c′							

โดยรูปที่ 4.75 เวกเตอร์ **c'** มีความยาวเท่ากับเวกเตอร์ **c** ที่ *K* = 56 บิต แต่จะมีลำดับบิต ที่แตกต่างกันเนื่องเกิดการแทรกสลับ 5) ผลการทดสอบกระบวนการลำดับช่องสัญญาณย่อย

เวกเตอร์ c' จะผ่านไปยังกระบวนการลำดับช่องสัญญาณย่อยและให้ผลลัพธ์เวกเตอร์ u แสดงดังรูปที่ 4.76

sourcewo	rdBits	-																
Columns	s 1 th	rough 1	19															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	s 20 ti	hrough	38															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	s 39 ti	hrough	57															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	s 58 ti	hrough	76															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	s 77 ti	hrough	95															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
					ຽປ	เที่ 4.	76 i	วกเต	າວร໌	<b>น</b> (เ	มางส่	วน)						

โดยรูปที่ 4.76 เวกเตอร์ **u** มีความยาว *N* = 512 บิต โดยบิตในเวกเตอร์ **c**' จะอยู่ภายใน ตำแหน่งของเวกเตอร์ **u** ร่วมกับบิตแช่แข็ง

6) ผลการทดสอบกระบวนการเข้ารหัสโพลาร์

เวกเตอร์ **u** จะไม่มีกระบวนการคำนวณบิตพาริตีสำหรับช่องสัญญาณ PDCCH โดยจะผ่าน กระบวนการเข้ารหัสโพลาร์ ซึ่งจะให้ผลลัพธ์เวกเตอร์ **d** แสดงดังรูปที่ 4.77

motherCo	deword	Bits =																
Column	s 1 th	rough	19															
0	1	0	1	1	1	1	0	1	1	1	0	1	1	1	1	1	1	0
Column	s 20 t	hrough	n 38															
0	0	0	1	0	0	1	1	1	1	1	0	0	0	0	0	0	0	0
Column	s 39 t	hrough	57															
1	0	0	1	1	1	1	1	1	1	0	1	1	0	0	0	0	1	0
Column	s 58 t	hrough	n 76															
0	0	1	0	0	1	1	0	0	0	0	0	1	0	0	1	0	1	1
Column	s 77 t	hrough	95															
0	1	0	1	1	0	0	1	1	0	0	0	0	0	1	0	0	1	1
					ູລູບ	เที่ 4.	77 i	วกเต	าอร์	<b>d</b> (1	มางส่	วน)						

โดยรูปที่ 4.77 เวกเตอร์ **d** มีความยาวเท่ากับเวกเตอร์ **u** ที่ N = 512 บิต

## 7) ผลการทดสอบกระบวนการแทรกสลับบล็อกย่อย

หลังกระบวนการเข้ารหัสโพลาร์ เวกเตอร์ **d** จะผ่านกระบวนการแทรกสลับบล็อกย่อยและ ให้ผลลัพธ์เวกเตอร์ **y** แสดงดังรูปที่ 4.78

subBlock	Intlo	deword	Bits =	=														
Columns	s 1 th	rough :	19															
0	1	0	1	1	1	1	0	1	1	1	0	1	1	1	1	1	1	0
Columns	s 20 t	hrough:	38															
0	0	0	1	0	0	1	1	1	1	1	0	0	0	0	0	0	0	0
Columns	s 39 t	hrough:	57															
1	0	0	1	1	1	1	1	1	1	0	0	0	0	0	1	0	0	1
Columns	s 58 t	hrough:	76															
0	1	1	0	1	0	1	0	1	1	0	0	0	0	1	0	0	0	1
Columns	s 77 t	hrough:	95															
0	0	1	1	1	0	0	1	1	0	0	0	0	0	1	0	0	1	1
						รูปที่ 4	4.78	เวกเด	าอร์ เ	<b>y</b> (ປ	างส่วง	น)						

โดยรูปที่ 4.78 เวกเตอร์ y มีความยาวเท่ากับเวกเตอร์ d ที่ N=512 บิต แต่จะมีลำดับ บิตที่แตกต่างกันเนื่องเกิดการแทรกสลับ

## 8) ผลการทดสอบกระบวนการปรับอัตรารหัส

เวกเตอร์ **y** จะผ่านกระบวนการปรับอัตรารหัสและให้ผลลัพธ์เวกเตอร์ **e** แสดงดังรูปที่ 4.79

codewordB	its	=																
Columns	1 t	hrough i	19															
1	0	0	1	1	0	0	0	0	0	1	0	0	1	1	0	1	0	1
Columns	20	through	38															
0	0	1	1	1	1	1	0	1	1	0	1	0	1	1	0	0	0	1
Columns	39	through	57															
0	0	1	0	1	1	0	1	1	0	1	0	1	0	0	0	0	1	1
Columns	58	through	76															
1	1	0	1	1	1	1	0	1	1	0	1	1	0	1	0	0	1	0
Columns	77	through	95															
0	0	1	1	0	0	1	1	1	1	0	1	0	1	1	1	1	1	0
						รูปที่ 4	1.79	เวกเด	ตอร์	<b>e</b> (ປ	างส่วา	น)						

ผลลัพธ์ของระบบการเข้ารหัสโพลาร์สำหรับช่องสัญญาณ PDCCH จะสิ้นสุดที่กระบวนการนี้ โดยรูปที่ 4.79 เวกเตอร์ e จะเป็นผลลัพธ์บิตข้อมูลขาออกที่มีความยาว *E* = 432 บิต ซึ่งจะมีความ ยาวน้อยกว่าเวกเตอร์ y ที่ *N* = 512 บิต เนื่องจากมีการปรับอัตรารหัสแบบพังก์เชอร์

4.2.2.3 ผลการทดสอบชุดซอฟต์แวร์เข้ารหัสกรณีช่องสัญญาณ PUCCH ที่ความยาว บิตข้อมูลยาว

สำหรับผลการทดสอบของช่องสัญญาณ PUCCH ที่ความยาวบิตข้อมูลยาว หัวข้อในการเก็บ ผลจะถูกแบ่งออกตามจำนวนกระบวนการเข้ารหัสของช่องสัญญาณ PUCCH ที่ความยาวบิตข้อมูล ยาว ซึ่งประกอบด้วย 8 กระบวนการ และรวมถึงผลลัพธ์ของกระบวนการโดยรวมดังนี้

- 1) กระบวนการทำงานโดยรวม
- 2) การแบ่งย่อยบล็อกรหัส
- 3) การเข้ารหัส CRC
- 4) การลำดับช่องสัญญาณย่อย
- 5) การเข้ารหัสโพลาร์
- 6) การแทรกสลับบล็อกย่อย
- 7) การปรับอัตรารหัส
- 8) การแทรกสลับบิตรหัส
- 9) การต่อบล็อกรหัส

#### 1) ผลการทดสอบกระบวนการทำงานโดยรวม

เมื่อผู้ใช้งานกรอกบิตข้อมูลขาเข้าหรือเวกเตอร์ **a** แสดงดังรูปที่ 4.80 ระบบการเข้ารหัสโพ ลาร์สำหรับช่องสัญญาณ PUCCH จะให้ผลลัพธ์บิตข้อมูลขาออกแสดงดังรูปที่ 4.81

informat:	ionB:	its =																
Column	511	hrough 1	19															
1	1	1	0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1
Column	s 20	through	38															
0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1	0	1	0
Column	s 39	through	57															
1	0	0	0	1	0	0	0	0	0	1	1	1	0	1	0	1	0	0
Column	s 58	through	76															
0	1	0	0	0	0	0	1	1	1	0	1	0	1	0	0	0	1	0
Column	s 77	through	95															
0	0	0	0	1	1	1	0	1	0	1	0	0	0	1	0	0	0	0
						ູລູາ	ู่ Jที่ 4.	80 ปี	iตข้อ:	มูลขา	เข้า							

concatena	tedB:	its =																
Columns	Columns 1 through 19																	
0	0	1	0	1	0	0	1	0	1	1	1	0	0	0	1	1	1	1
Columns	Columns 20 through 38																	
0	1	1	1	1	1	0	1	0	0	1	1	1	1	0	1	0	1	0
Columns	39 1	through	57															
1	0	1	1	0	1	1	0	1	0	1	1	1	1	0	0	1	1	0
Columns	58 1	through	76															
0	1	1	1	0	0	1	1	0	1	0	0	1	0	1	0	1	1	0
Columns	77 1	through	95															
1	0	1	0	1	1	1	1	1	0	0	0	0	1	1	1	1	0	0
					ູຈູປ	ที่ 4.8	81 บิต	าข้อมุ	ุลขาย	วอก (	บางส	วน)						

โดยรูปที่ 4.81 บิตข้อมูลขาเข้าเวกเตอร์ **a** มีความยาว *A* = 368 บิต โดยช่องสัญญาณ PUCCH สามารถใช้ความยาวบิตข้อมูลลได้ตั้งแต่ 12 ถึง 1706 บิต และรูปที่ 4.81 ผลลัพธ์บิตข้อมูล ขาออกมีความยาว *G* = 2176 บิต โดยมีการแบ่งย่อยบล็อกรหัสออกเป็น 2 ส่วน เช่นกัน

## 2) ผลการทดสอบกระบวนการแบ่งย่อยบล็อกรหัส

เมื่อป้อนอินพุตเวกเตอร์ ความยาว A แสดงดังรูปที่ 4.80 ข้อมูลจะผ่านกระบวนการ แบ่งย่อยบล็อกรหัส และจะให้ผลลัพธ์เวกเตอร์ a' จำนวน 2 เวกเตอร์ ที่ความยาว A' เท่ากัน แสดง ดังรูปที่ 4.82 และ 4.83

segmented	lBits	-																
Columns	Columns 1 through 19																	
1	1	1	0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1
Columns	Columns 20 through 38																	
0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1	0	1	0
Columns	Columns 39 through 57																	
1	0	0	0	1	0	0	0	0	0	1	1	1	0	1	0	1	0	0
Columns	58 t	hrough	76															
0	1	0	0	0	0	0	1	1	1	0	1	0	1	0	0	0	1	0
Columns	5 77 t	hrough	95															
0	0	0	0	1	1	1	0	1	0	1	0	0	0	1	0	0	0	0
				~	Ja /			~ ~	1		(		• • •					

รูปที่ 4.82 เวกเตอร์ **a'** บล็อกแรก (บางส่วน)

segmented	egmentedBits =																	
Columns	Columns 1 through 19																	
0	0	1	0	0	0	0	0	1	1	1	0	1	0	1	0	0	0	1
Columns	Columns 20 through 38																	
0	0	0	0	0	1	1	1	0	1	0	1	0	0	0	1	0	0	0
Columns	Columns 39 through 57																	
0	0	1	1	1	0	1	0	1	0	0	0	1	0	0	0	0	0	1
Columns	58	through	76															
1	1	0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1	0
Columns	77	through	95															
1	0	1	0	0	0	1	0	0	0	0	0	1	1	1	0	1	0	1
				ູລູ	ปที่ 4	.83 เ	วกเต	อร์ a	່ ປີຄື	โอกท้ <i>า</i>	าย (เ	างส่ว	เน)					

โดยรูปที่ 4.82 และ 4.83 เวกเตอร์ **a'** ที่ได้จากการแบ่งทั้ง 2 บล็อกจะมีความยาว A'=184 บิต ซึ่งมีขนาดครึ่งหนึ่งของความยาว A

## 3) ผลการทดสอบกระบวนการเข้ารหัส CRC

เวกเตอร์ **a**' ความยาว *A*' จากกระบวนการก่อนหน้าดังรูปที่ 4.82 และ 4.83 จะผ่าน กระบวนการเข้ารหัส CRC และจะให้ผลลัพธ์เวกเตอร์ **c** ความยาว *K* แสดงดังรูปที่ 4.84 และ 4.85 infoCRCBits =

Columns	1 t	hrough	19															
1	1	1	0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1
Columns	olumns 20 through 38																	
0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1	0	1	0
Columns	39	through	57															
1	0	0	0	1	0	0	0	0	0	1	1	1	0	1	0	1	0	0
Columns	olumns 58 through 76																	
0	1	0	0	0	0	0	1	1	1	0	1	0	1	0	0	0	1	0
Columns	77	through	95															
0	0	0	0	1	1	1	0	1	0	1	0	0	0	1	0	0	0	0
				4	รงไที่เ	1 8/1	ากเต	າລະ໌ (	• บล็	ລຄມຮ	ถ (บ	างส่า	۹۱)					

รูปที่ 4.84 เวกเตอร์ c บล็อกแรก (บางส่วน)

infoCRCBi	ts =																	
Columns	Columns 1 through 19																	
0	0	1	0	0	0	0	0	1	1	1	0	1	0	1	0	0	0	1
Columns	Columns 20 through 38																	
0	0	0	0	0	1	1	1	0	1	0	1	0	0	0	1	0	0	0
Columns	Columns 39 through 57																	
0	0	1	1	1	0	1	0	1	0	0	0	1	0	0	0	0	0	1
Columns	58	through	76															
1	1	0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1	0
Columns	77	through	95															
1	0	1	0	0	0	1	0	0	0	0	0	1	1	1	0	1	0	1
				5	งไซี่ (	1 85	റവര	อร์ (	• ເເລັ	ลถท้า	nei (ai	างส่า	9 I )					

#### รูปที่ 4.85 เวกเตอร์ c บล็อกท้าย (บางส่วน)

โดยรูปที่ 4.84 และ 4.85 เวกเตอร์  ${f c}$  มีความยาว  $K\!=\!195$  บิต ประกอบด้วยเวกเตอร์  ${f a'}$ ความยาว A' = 184 บิต และบิต CRC ความยาว L = 11 บิต

## 4) ผลการทดสอบกระบวนการลำดับช่องสัญญาณย่อย

เวกเตอร์ c จะไม่มีกระบวนการสแครมบลิง CRC และกระบวนการแทรกสลับ CRC สำหรับ ช่องสัญญาณ PUCCH โดยจะผ่านไปยังกระบวนการลำดับช่องสัญญาณย่อยและให้ผลลัพธ์เวกเตอร์ **u** แสดงดังรูปที่ 4.86 และ 4.87
sourcewor	dBi	ts =																
Columns	1	through	19															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	20	throug	rh 38															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0																	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	58	throug	n 76															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	77	throug	rh 95															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
					a			6	ಷ		,		``					

รูปที่ 4.86 เวกเตอร์ **u** บล็อกแรก (บางส่วน)

sourcewor	dBi	ts =																	
Columns	1	through	n 19																
0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	20	throug	jh 38																
0	Columns 20 through 38 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0																		
Columns	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0																		
0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0																		
Columns	58	throug	jh 76																
0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	77	throug	jh 95																
0	0	0		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
					รูป	ที่ 4.	87 เว	กเตอ	เร้ น	บล็อ	กท้าย	์ เ (บา <sup>.</sup>	งส่วน	)					

โดยรูปที่ 4.86 และ 4.87 เวกเตอร์ **u** มีความยาว *N* =1024 บิต โดยบิตในเวกเตอร์ **c** จะ อยู่ภายในตำแหน่งของเวกเตอร์ **u** ร่วมกับบิตแช่แข็ง

## 5) ผลการทดสอบกระบวนการเข้ารหัสโพลาร์

เวกเตอร์ **u** จะไม่มีกระบวนการคำนวณบิตพาริตีสำหรับช่องสัญญาณ PUCCH ในกรณีความ ยาวบิตข้อมูลยาว โดยจะผ่านกระบวนการเข้ารหัสโพลาร์ ซึ่งจะให้ผลลัพธ์เวกเตอร์ **d** แสดงดังรูปที่ 4.88 และ 4.89 motherCodewordBits =

Columns	1 t	hrough	19															
0	0	1	1	1	0	0	0	1	1	1	0	1	1	1	0	0	0	0
Columns	20	through	38															
0	0 0 0 1 0 1 1 0 1 1 0 0 0 0 0 0 1 1 olumns 39 through 57															0		
Columns	0 0 0 1 0 1 1 0 1 1 0 0 0 0 0 0 1 1 0 lumms 39 through 57																	
1	0	1	0	0	1	1	0	1	0	1	0	1	1	0	1	1	0	0
Columns	58	through	76															
0	1	1	0	1	0	1	0	0	1	1	1	1	0	0	0	1	1	1
Columns	77	through	95															
0	1	0	0	1	0	0	0	1	0	1	1	1	1	0	0	1	1	1
					, d	4 0 0			1		- (		• • •					

รูปที่ 4.88 เวกเตอร์ **d** บล็อกแรก (บางส่วน)

motherCod	ewoi	rdBits =																
Columns	1 1	through 1	19															
1	1	1	1	0	1	1	0	1	1	0	0	1	1	0	0	1	1	0
Columns	20	through	38															
0	1	1	1	1	1	1	0	0	0	1	1	0	1	0	1	0	1	0
Columns	0 1 1 1 1 1 1 0 0 0 1 1 0 1 0 1 0 1 0 1																	
0	1	1	1	0	0	0	1	1	0	1	0	0	1	0	0	1	1	0
Columns	58	through	76															
1	0	1	0	1	1	0	0	1	0	1	1	1	1	0	1	0	0	0
Columns	77	through	95															
1	1	1	1	0	1	1	1	0	1	1	0	1	0	1	0	0	1	1
				ີ່ຈ	ปที่ 4	.89	เวกเต	อร์ ด	<b>I</b> บล็	อกท้า	าย (บ	างส่ว	น)					

โดยรูปที่ 4.88 และ 4.89 เวกเตอร์ **d** มีความยาวเท่ากับเวกเตอร์ **u** ที่  $N\!=\!1024$  บิต

6) ผลการทดสอบกระบวนการแทรกสลับบล็อกย่อย

หลังกระบวนการเข้ารหัสโพลาร์ เวกเตอร์ **d** จะผ่านกระบวนการแทรกสลับบล็อกย่อยและ ให้ผลลัพธ์เวกเตอร์ **y** แสดงดังรูปที่ 4.90 และ 4.91 subBlockIntlcodewordBits =

Colur	uns 1 ti	hrough	19															
0	0	1	1	1	0	0	0	1	1	1	0	1	1	1	0	0	0	0
Colur	nns 20	through	38															
0	0 0 0 1 0 1 1 0 1 1 0 0 0 0 0 0 1 1 0 Columns 39 through 57																	
Colur	0 0 0 1 0 1 1 0 1 1 0 0 0 0 0 0 1 1 0																	
1	0	1	0	0	1	1	0	1	0	1	0	1	1	0	1	1	0	0
Colur	nns 58	through	76															
0	1	1	0	1	0	1	0	0	1	1	1	1	0	0	0	1	1	1
Colur	nns 77	through	95															
0	1	0	0	1	0	0	0	1	0	1	1	1	1	0	0	1	1	1
				ร	าใที่ (	1 90 I	ากเต	อร์ เ	ง แล็	อกแร	ก (บ	างส่ว	(LP					

รูปที่ 4.90 เวกเตอร์ y บล็อกแรก (บางส่วน)

subBlockI	ntlco	dewordB	its =															
Columns	l th	rough l	9															
1	1	1	1	0	1	1	0	1	1	0	0	1	1	0	0	1	1	0
Columns	20 ti	hrough	38															
0	1	1	1	1	1	1	0	0	0	1	1	0	1	0	1	0	1	0
Columns	0 1 1 1 1 1 1 0 0 0 1 1 0 1 0 1 0 1 0 1																	
0	1	1	1	0	0	0	1	1	0	1	0	0	1	0	0	1	1	0
Columns	58 ti	hrough	76															
1	0	1	0	1	1	0	0	1	0	1	1	1	1	0	1	0	0	0
Columns	77 ti	hrough	95															
1	1	1	1	0	1	1	1	0	1	1	0	1	0	1	0	0	1	1
				رئ	ปที่ 4	.91 เ	วกเต	อร์ y	บล็เ	อกท้า	ย (บ′	างส่วง	น)					

โดยรูปที่ 4.90 และ 4.91 เวกเตอร์  ${f y}$  มีความยาวเท่ากับเวกเตอร์  ${f d}$  ที่  $N\!=\!1024$  บิต แต่ จะมีลำดับบิต<sup>์</sup>ที่แตกต่างกันเนื่องเกิดการแทรกสลับ

## 7) ผลการทดสอบกระบวนการปรับอัตรารหัส

เวกเตอร์  ${f y}$  จะผ่านกระบวนการปรับอัตรารหัสและให้ผลลัพธ์เวกเตอร์  ${f e}$  แสดงดังรูปที่ 4.92 และ 4.93

codewordE	its =																	
Columns	l th	rough	19															
0	0	1	1	1	0	0	0	1	1	1	0	1	1	1	0	0	0	0
Columns	20 t	hrough	38															
0	0	0	1	0	1	1	0	1	1	0	0	0	0	0	0	1	1	0
Columns	0 0 0 1 0 1 1 0 1 1 0 0 0 0 0 0 1 1 0 Columns 39 through 57																	
1	0	1	0	0	1	1	0	1	0	1	0	1	1	0	1	1	0	0
Columns	58 t	hrough	76															
0	1	1	0	1	0	1	0	0	1	1	1	1	0	0	0	1	1	1
Columns	77 t	hrough	95															
0	1	0	0	1	0	0	0	1	0	1	1	1	1	0	0	1	1	1
					u d	1 0 0		<u>ج</u>		~ ~ ~	- (		• • •					

รูปที่ 4.92 เวกเตอร์ e บล็อกแรก (บางส่วน)

codewordB:	its	=																
Columns	1 t	hrough :	19															
1	1	1	1	0	1	1	0	1	1	0	0	1	1	0	0	1	1	0
Columns	20	through	38															
0	0 1 1 1 1 1 1 0 0 0 1 1 0 1 0 1 0 1 0 Columns 39 through 57																	
Columns	0 1 1 1 1 1 1 0 0 0 1 1 0 1 0 1 0 1 0 Columns 39 through 57																	
0	0 1 1 1 1 1 1 0 0 0 1 1 0 1 0 1 0 1 0 Columns 39 through 57 0 1 1 1 0 0 0 1 1 0 1 0 0 1 0 0 1 1 0																	
Columns	58	through	76															
1	0	1	0	1	1	0	0	1	0	1	1	1	1	0	1	0	0	0
Columns	77	through	95															
1	1	1	1	0	1	1	1	0	1	1	0	1	0	1	0	0	1	1
				ۯ	ปที่ 4	l.93 I	วกเต	อร์ 🖲	ย บล็	อกท้า	ย (บ	างส่ว	น)					

โดยรูปที่ 4.92 และ 4.93 เวกเตอร์ **e** จะมีความยาว E = 1088 บิต ซึ่งจะมีความยาว มากกว่าเวกเตอร์ **y** ที่ N = 1024 บิต เนื่องจากมีการปรับอัตรารหัสแบบส่งซ้ำ

# 8) ผลการทดสอบกระบวนการแทรกสลับบิตรหัส

หลังกระบวนการปรับอัตรารหัส เวกเตอร์ e จะผ่านกระบวนการแทรกสลับบิตรหัส ได้ ผลลัพธ์เวกเตอร์ f แสดงดังรูปที่ 4.94 และ 4.95

intlCodew	ord	Bits =																
Columns	1	through	19															
0	0	1	0	1	0	0	1	0	1	1	1	0	0	0	1	1	1	1
Columns	20	through	1 38															
0	1	1	1	1	1	0	1	0	0	1	1	1	1	0	1	0	1	0
Columns	39	through	1 57															
1	0	1	1	0	1	1	0	1	0	1	1	1	1	0	0	1	1	0
Columns	58	through	n 76															
0	1	1	1	0	0	1	1	0	1	0	0	1	0	1	0	1	1	0
Columns	77	through	95															
1	0	1	0	1	1	1	1	1	0	0	0	0	1	1	1	1	0	0
								6	<b>م</b> ظ			!						

รูปที่ 4.94 เวกเตอร์ **f** บล็อกแรก (บางส่วน)

intlCodew	ordBi	its =																
Columns	1 tł	irough	19															
1	0	1	1	1	0	0	0	0	1	1	1	0	0	1	0	0	1	1
Columns	20 t	hrough	38															
0	1	1	1	0	0	1	0	0	1	1	0	0	0	1	1	0	0	0
Columns	0 1 1 1 0 0 1 0 0 1 1 0 0 1 1 0 0 0 Columns 39 through 57 1 1 1 1 1 0 1 0 1 0 1 0 0 0 0 1 0 1 0																	
1	1	1	1	1	0	1	0	1	0	1	0	0	0	0	1	0	1	0
Columns	58 t	hrough	76															
0	1	0	0	1	0	1	1	1	0	0	0	0	0	1	1	0	0	1
Columns	77 t	hrough	95															
0	0	1	0	1	0	1	0	1	1	1	0	1	0	1	1	1	0	1
				4	เปที่ <i>เ</i>	4.95	เวกเต	าอร์ เ	f บล็	อกท้า	าย (บ	างส่ว	น)					

# 9) ผลการทดสอบกระบวนการต่อบล็อกรหัส

เวกเตอร์  ${f f}$  จะผ่านกระบวนการต่อบล็อกรหัสและให้ผลลัพธ์เวกเตอร์  ${f g}$  แสดงดังรูปที่ 4.96

concatenatedBits =

Columns	1 t	hrough 1	19															
0	0	1	0	1	0	0	1	0	1	1	1	0	0	0	1	1	1	1
Columns	20	through	38															
0	0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 0 1 0 Columns 39 through 57															0		
Columns	0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 0 1 0 Jumms 39 through 57																	
1	0	1	1	0	1	1	0	1	0	1	1	1	1	0	0	1	1	0
Columns	58	through	76															
0	1	1	1	0	0	1	1	0	1	0	0	1	0	1	0	1	1	0
Columns	77	through	95															
1	0	1	0	1	1	1	1	1	0	0	0	0	1	1	1	1	0	0
						รูปที่ 4	1.96	เวกเต	าอร์ เ	<b>g</b> (ປ	างส่วา	(ړ						

ผลลัพธ์ของระบบการเข้ารหัสโพลาร์สำหรับช่องสัญญาณ PUCCH ที่ความยาวบิตข้อมูลยาว จะสิ้นสุดที่กระบวนการนี้ โดยรูปที่ 4.96 เวกเตอร์ g จะเป็นผลลัพธ์บิตข้อมูลขาออกที่มีความยาว *G* = 2176 บิต ซึ่งเกิดจากการนำเวกเตอร์ f ทั้งสองมาต่อกัน

4.2.2.4 ผลการทดสอบชุดซอฟต์แวร์เข้ารหัสกรณีช่องสัญญาณ PUCCH ที่ความยาว บิตข้อมูลสั้น

สำหรับผลการทดสอบของช่องสัญญาณ PUCCH ที่ความยาวบิตข้อมูลสั้น หัวข้อในการเก็บ ผลจะถูกแบ่งออกตามจำนวนกระบวนการเข้ารหัสของช่องสัญญาณ PUCCH ที่ความยาวบิตข้อมูลสั้น ซึ่งประกอบด้วย 7 กระบวนการ และรวมถึงผลลัพธ์ของกระบวนการโดยรวมดังนี้

1) กระบวนการทำงานโดยรวม

2) การเข้ารหัส CRC

3) การลำดับช่องสัญญาณย่อย

4) การคำนวณบิตพาริตีตรวจสอบ

5) การเข้ารหัสโพลาร์

6) การแทรกสลับบล็อกย่อย

7) การปรับอัตรารหัส

8) การแทรกสลับบิตรหัส

### 1) ผลการทดสอบกระบวนการทำงานโดยรวม

เมื่อผู้ใช้งานกรอกบิตข้อมูลขาเข้าหรือเวกเตอร์ **a** แสดงดังรูปที่ 4.97 ระบบการเข้ารหัสโพ ลาร์สำหรับช่องสัญญาณ PUCCH จะให้ผลลัพธ์บิตข้อมูลขาออกแสดงดังรูปที่ 4.98

i	informat:	ionBi	ts =																
	1	1	1	0	1		D	1	0	0	0	1	0	0	0	0	C	)	
							ູ່ລູາ	ู่ ปที่ 4	.97 เ	<b>โตข้อ</b> :	มูลขา	เข้า							
c	oncatena	tedBi	ts =																
	concatenatedBits = Columns 1 through 19 1 0 1 1 0 1 0 0 0 0 1 0 1 1 0 0 1 0 1																		
	1	0	1	1	0	1	0	0	0	0	1	0	1	1	0	0	1	0	1
	Columns	20 t	hrough	38															
	1	0	1	1	1	1	0	0	0	1	1	0	1	1	0	1	0	0	0
	Columns	39 t	hrough	57															
	1	1	0	0	1	0	0	1	0	1	0	0	0	0	1	0	0	0	0
	Columns	58 t	hrough	72															
	0	0	0	0	1	0	0	0	1	0	1	1	1	0	0				
						59	ស៊ីវថ	ວຂ ຄື	ตข้อง	เลดเาะ	ລລຸດ (	้ำเว.าว	สายป						

รูปที่ 4.98 บิตข้อมูลขาออก (บางส่วน)

โดยรูปที่ 4.97 บิตข้อมูลขาเข้าเวกเตอร์ **a** มีความยาว A = 16 บิต โดยช่องสัญญาณ PUCCH สามารถใช้ความยาวบิตข้อมูลได้ตั้งแต่ 12 ถึง 1706 บิต และรูปที่ 4.98 ผลลัพธ์บิตข้อมูลขา ออกมีความยาว E = 72 บิต

## 2) ผลการทดสอบกระบวนการเข้ารหัส CRC

เวกเตอร์ **a** ความยาว *A* ดังรูปที่ 4.97 จะไม่ผ่านกระบวนการแบ่งย่อยบล็อกรหัสสำหรับ ช่องสัญญาณ PUCCH ที่ความยาวบิตข้อมูลสั้น โดยจะผ่านกระบวนการเข้ารหัส CRC และจะให้ ผลลัพธ์เวกเตอร์ **c** ความยาว *K* แสดงดังรูปที่ 4.99

3	infoCRCBi	ts =																	
	Columns	1 th	rough 1	19															
	1	1	1	0	1	0	1	0	0	0	1	0	0	0	0	0	1	1	1
	Columns	20 t]	hrough	22															
	1	0	0																

รูปที่ 4.99 เวกเตอร์ **c** 

# โดยรูปที่ 4.99 เวกเตอร์ c มีความยาว K = 22 บิต ประกอบด้วยเวกเตอร์ a ความยาว A = 16 บิต และบิต CRC ความยาว L = 6 บิต

#### 3) ผลการทดสอบกระบวนการลำดับช่องสัญญาณย่อย

เวกเตอร์ **c** จะไม่มีกระบวนการสแครมบลิง CRC และกระบวนการแทรกสลับ CRC สำหรับ ช่องสัญญาณ PUCCH โดยจะผ่านไปยังกระบวนการลำดับช่องสัญญาณย่อยและให้ผลลัพธ์เวกเตอร์ **u** แสดงดังรูปที่ 4.100

sourcewor	dBit	tsWOPari	ty =															
Columns	1 1	through (	19															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Columns	Columns 20 through 38																	
0	0	0	0	1	0	0	0	1	0	1	0	1	0	0	0	0	0	0
Columns	39	through	57															
0	0	0	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0	0
Columns	58	through	64															
0	1	1	1	1	0	0												
			ູ່ຈູປາໍ	ที่ 4.1(	)0 L7	ากเตอ	ร์ น	ที่ได้	จากก	ารลำ	ดับช่	องสัถุ	เญาถ	າຄຸອຄ				

โดยรูปที่ 4.100 เวกเตอร์  ${f u}$  มีความยาว N=64 บิต โดยบิตในเวกเตอร์  ${f c}$  จะอยู่ภายใน ตำแหน่งของเวกเตอร์  ${f u}$  ร่วมกับบิตแช่แข็ง

# 4) ผลการทดสอบกระบวนการคำนวณบิตพาริตีตรวจสอบ

สำหรับช่องสัญญาณ PUCCH ที่ความยาวบิตข้อมูลสั้น A < 20 บิต เวกเตอร์ **u** จะมีการ คำนวณบิตพาริตีตรวจสอบ ได้ผลลัพธ์เป็นเวกเตอร์ **u** ที่ความยาวเดิม ดังรูปที่ 4.101 รูปที่ 4.101 เวกเตอร์ **u** ที่ได้จากการคำนวณบิตพาริตีตรวจสอบ

โดยรูปที่ 4.101 เวกเตอร์ **u** มีความยาว N = 64 บิต โดยเวกเตอร์ **c** จะมีการคำนวณบิต พาริตีเพิ่มเติม ซึ่งบิตจะแตกต่างจากเวกเตอร์ **u** ในกระบวนการก่อนหน้า

## 5) ผลการทดสอบกระบวนการเข้ารหัสโพลาร์

เวกเตอร์ **u** จะผ่านกระบวนการเข้ารหัสโพลาร์ ซึ่งจะให้ผลลัพธ์เวกเตอร์ **d** แสดงดังรูปที่ 4.102

motherCod	ewo	rdBits =																
Columns	1	through 1	19															
1	0	1	0	0	0	0	0	0	0	1	0	0	1	1	1	0	1	0
Columns	Columns 20 through 38																	
1	0	0	0	0	1	1	0	1	0	1	1	1	1	0	0	1	1	1
Columns	39	through	57															
0	0	1	1	1	0	0	1	0	0	0	1	1	0	1	1	0	0	0
Columns	58	through	64															
0	0	1	0	1	0	0												
						្តី	ปที่ 4	1.102	ี เวกเ	ตอร์	d							

โดยรูปที่ 4.102 เวกเตอร์ **d** มีความยาวเท่ากับเวกเตอร์ **u** ที่ N = 64 บิต

6) ผลการทดสอบกระบวนการแทรกสลับบล็อกย่อย

หลังกระบวนการเข้ารหัสโพลาร์ เวกเตอร์ **d** จะผ่านกระบวนการแทรกสลับบล็อกย่อยและ ให้ผลลัพธ์เวกเตอร์ **y** แสดงดังรูปที่ 4.103

subBlockI	ntlo	codeword	Bits =	-														
Columns	1 t	hrough	19															
1	0	1	0	0	0	0	0	0	0	1	0	0	1	1	1	0	1	1
Columns	20	through	38															
0	0	1	0	1	0	0	1	1	0	0	0	0	1	1	1	1	0	1
Columns	39	through	57															
1	0	0	1	0	1	1	1	0	0	0	1	1	0	1	1	0	0	0
Columns	58	through	64															
0	0	1	0	1	0	0												
						ູ່ງ	ปที่ 4	1.103	เวกเ	ตอร์	у							

โดยรูปที่ 4.103 เวกเตอร์ **y** มีความยาวเท่ากับเวกเตอร์ **d** ที่ *N* = 64 บิต แต่จะมีลำดับ บิตที่แตกต่างกันเนื่องเกิดการแทรกสลับ

#### 7) ผลการทดสอบกระบวนการปรับอัตรารหัส

เวกเตอร์ y จะผ่านกระบวนการปรับอัตรารหัสและให้ผลลัพธ์เวกเตอร์ e แสดงดังรูปที่ 4.104

codewordE	lits	=																
Columns	1 t	hrough	19															
1	0	1	0	0	0	0	0	0	0	1	0	0	1	1	1	0	1	1
Columns	Columns 20 through 38																	
0	0	1	0	1	0	0	1	1	0	0	0	0	1	1	1	1	0	1
Columns	39	through	57															
1	0	0	1	0	1	1	1	0	0	0	1	1	0	1	1	0	0	0
Columns	58	through	72															
0	0	1	0	1	0	0	1	0	1	0	0	0	0	0				
						ູລ	ปที่ 4	1.104	. เวกเ	ตอร์	e							

โดยรูปที่ 4.104 เวกเตอร์ **e** จะมีความยาว E = 72 บิต ซึ่งจะมีความยาวมากกว่าเวกเตอร์ **y** ที่ N = 1024 บิต เนื่องจากมีการปรับอัตรารหัสแบบส่งซ้ำ

## 8) ผลการทดสอบกระบวนการแทรกสลับบิตรหัส

หลังกระบวนการปรับอัตรารหัส เวกเตอร์ e จะผ่านกระบวนการแทรกสลับบิตรหัส ได้ ผลลัพธ์เวกเตอร์ f แสดงดังรูปที่ 4.105 intlCodewordBits =

Columns	1 t	hrough 1	19															
1	0	1	1	0	1	0	0	0	0	1	0	1	1	0	0	1	0	1
Columns	20	through	38															
1 0 1 1 1 1 0 0 0 1 1 0 1 1 0 1 0 0 Columns 39 through 57															0			
Columns	1 0 1 1 1 1 0 0 0 1 1 0 1 1 0 1 0 0 0 0																	
1	1	0	0	1	0	0	1	0	1	0	0	0	0	1	0	0	0	0
Columns	58	through	72															
0	0	0	0	1	0	0	0	1	0	1	1	1	0	0				
						5	เปที่ 4	1.105	เวกเ	ตอร์	f							

ผลลัพธ์ของระบบการเข้ารหัสโพลาร์สำหรับช่องสัญญาณ PUCCH ที่ความยาวบิตข้อมูลสั้น จะสิ้นสุดที่กระบวนการนี้ โดยรูปที่ 4.105 เวกเตอร์ **f** จะเป็นผลลัพธ์บิตข้อมูลขาออกที่มีความยาว E = 72 บิต ซึ่งจะมีความยาวเท่ากับกระบวนการก่อนหน้า แต่มีลำดับบิตที่ต่างกัน เนื่องจากเกิดการ แทรกสลับ

4.2.3 การใช้งานชุดซอฟต์แวร์ PYTHON และกำหนดพารามิเตอร์เริ่มต้น

การใช้งานชุดซอฟต์แวร์ภาษา PYTHON สำหรับการเข้ารหัสช่องสัญญาณชนิด Polar Codes สามารถดาวน์โหลดได้ ที่เว็บไซต์ www.channelcoding.com ได้ไฟล์ ที่มีชื่อว่า Polar\_Python ซึ่งประกอบไปด้วยชุดซอฟต์แวร์ที่รายละเอียดดังนี้ PolarEncoderModule โดยแต่ละชุดซอฟต์แวร์มีรายละเอียดดังนี้

4.2.3.1 polarEncoder

ชุดซอฟต์แวร์ polarEncoder เป็นชุดซอฟต์แวร์หลักสำหรับใช้ในการกำหนดพารามิเตอร์ และเรียกใช้โมดูลย่อยในชุดซอฟต์แวร์ PolarEncoderModule ซึ่งประกอบด้วย 4 ส่วน ได้แก่ ส่วน การนำเข้าโมดูลย่อยสำหรับเรียกใช้งานในโปรแกรมหลัก ส่วนการกำหนดค่าพารามิเตอร์ ส่วนการ ตรวจสอบความถูกต้องของอินพุต และส่วนการเรียกใช้ซอฟต์แวร์ โดยแต่ละส่วนมีรายละเอียดดังนี้

1) ส่วนการนำเข้าโมดูลย่อยสำหรับเรียกใช้ในโปรแกรมหลักประกอบด้วยการนำเข้าฟังก์ชัน numpy sys และ PolarEncoderModule โดยใช้คำสั่ง import

 ส่วนการกำหนดค่าพารามิเตอร์ ในส่วนนี้จะกำหนดค่าพารามิเตอร์ที่สำคัญสำหรับการ เข้ารหัส ดังนี้ - ประเภทของช่องสัญญาณ (ChannelFlag) กำหนดตัวเลขเพื่อแทนประเภทของ ช่องสัญญาณ โดยที่ "1" แทนประเภทของช่องสัญญาณแบบ PBCH "2" แทนประเภทของ ช่องสัญญาณแบบ PDCCH และ "3" แทนประเภทของช่องสัญญาณแบบ PUCCH

- ความยาวรหัส (codewordLength) กำหนดความยาวรหัสที่ต้องการหลังจากการ เข้ารหัส

- เวกเตอร์ข้อมูล (InformationBits) กำหนดเวกเตอร์ของบิตข้อมูลที่ต้องการเข้ารหัส

- เวกเตอร์ RNTI (rntiBits) กำหนดเวกเตอร์ของบิต RNTI

 ส่วนการตรวจสอบความถูกต้องของอินพุต ในส่วนนี้จะทำการตรวจสอบบิตข้อมูลและ พารามิเตอร์ที่กำหนดในส่วนการกำหนดพารามิเตอร์

4) ส่วนการเรียกใช้ซอฟต์แวร์ จะเรียกใช้โมดูลย่อยภายในชุดซอฟต์แวร์ PolarEncoderModule ซึ่งประกอบด้วย CodeBlockSegmentation CRCAttachment PolarSequencing PolarEncoding และ CodeBitInterleaver



รูปที่ 4.106 ตัวอย่างการเรียกใช้งานซอฟต์แวร์ภาษา PYTHON และการกำหนดพารามิเตอร์

จากรูปที่ 4.106 แสดงการเรียกใช้งานซอฟต์แวร์ภาษา PYTHON และการกำหนด พารามิเตอร์โดยใช้โปรแกรม Pycharm ซึ่งกำหนดให้ใช้ช่องสัญญาณแบบ PBCH มีความยาวรหัส 864 บิต มีบิตข้อมูล 32 บิต คือ [1, 1, 1, 0, 1, 0, 1, 0, 0, 0, 0, 1, 0, 0, 0, 0, 0, 1, 1, 1, 0, 1, 0, 1, 0, 0, 0, 1, 0, 0, 0, 0, 0] และมีบิต rnti ที่เป็น 0 ทั้งหมดจำนวน 16 บิต ในการเข้ารหัสจะเริ่มต้นจาก การเรียกใช้ฟังก์ชัน InputValidation ในส่วนการตรวจสอบความถูกต้องของอินพุต จากนั้นจึงเข้าสู่ ส่วนการเรียกใช้ซอฟต์แวร์ โดยจะทำการเรียกใช้โมดูลย่อย ได้แก่ CodeBlockSegmentation CRCAttachment PolarSequencing PolarEncoding และ CodeBitInterleaver ตามลำดับ

4.2.3.1 PolarEncoderModule

ชุดซอฟต์แวร์ PolarEncoderModule เป็นชุดซอฟต์แวร์ที่ประกอบด้วยโมดูลย่อยที่ใช้ สำหรับการเข้ารหัสโพลาร์ โดยรายละเอียดของแต่ละโมดูลอธิบายได้ดังนี้

1) CodeBlockSegmentation เป็นโมดูลสำหรับการแบ่งบิตข้อมูลเป็นบล็อกย่อย โดยโมดูล นี้จะใช้สำหรับช่องสัญญาณแบบ PUCCH เท่านั้น

2) CRCAttachment เป็นโมดูลสำหรับเข้ารหัส CRC ซึ่งใช้สำหรับทุกช่องสัญญาณ

 PolarSequencing เป็นโมดูลสำหรับการกำหนดตำแหน่งของบิตข้อมูลและบิตแช่แข็ง ก่อนการเข้ารหัสโพลาร์ตามมาตรฐาน 5G ซึ่งใช้สำหรับทุกช่องสัญญาณ แต่ในช่องสัญญาณแบบ PUCCH จะมีการคำนวนตำแหน่งพาริตีเพิ่มเติม

4) PolarEncoding เป็นโมดูลการเข้ารหัสโพลาร์ ซึ่งใช้สำหรับทุกช่องสัญญาณ

5) CodeBitInterleaver เป็นโมดูลสำหรับสับเปลี่ยนบิตของคำรหัสที่ได้จากการเข้ารหัสโพ ลาร์ ซึ่งใช้สำหรับช่องสัญญาณ PUCCH เท่านั้น

4.2.4 ผลการทดสอบชุดซอฟต์แวร์ PYTHON

ในส่วนนี้จะทำการทดสอบชุดซอฟต์แวร์การเข้ารหัสช่องสัญญาณชนิด Polar Codes โดย แบ่งออก 3 ช่องสัญญาณ ได้แก่ PBCH PDCCH และ PUCCH ซึ่งกำหนดให้มีบิตข้อมูล 32 บิต คือ คือ [1, 1, 1, 0, 1, 0, 1, 0, 0, 0, 0, 1, 0, 0, 0, 0, 0, 1, 1, 1, 0, 1, 0, 1, 0, 0, 0, 1, 0, 0, 0, 0, 0] และ มี ความยาวรหัส 864 บิต ผลการทดสอบของแต่ละช่องสัญญาณแสดงได้ดังนี้

4.2.4.1 ช่องสัญญาณ PBCH

จากบล็อกไดอะแกรมการเข้ารหัสของช่องสัญญาณในรูปที่ 2.13 จะเห็นว่าช่องสัญญาณ PBCH ประกอบด้วยการเข้ารหัส CRC การแทรกสลับ CRC การลำดับช่องสัญญาณย่อย การเข้ารหัส โพลาร์ การแทรกสลับบล็อกย่อย และการปรับอัตรารหัส ซึ่งผลลัพธ์ของแต่ละบล็อกแสดงดังรูปที่ 4.107 - 4.112

รูปที่ 4.107 ผลลัพธ์การเข้ารหัส CRC สำหรับช่องสัญญาณ PBCH

จากรูปที่ 4.107 แสดงผลลัพธ์การเข้ารหัส CRC ซึ่งได้จากการใช้โมดูล CRCAttachment โดยผลลัพธ์ที่ได้จะเป็นคำรหัส CRC ที่มีความยาว 56 บิตซึ่งประกอบด้วยบิตข้อมูลจำนวน 32 บิตและ ต่อท้ายด้วยบิต CRC จำนวน 24 บิต ในที่นี้จะเห็นว่าบิต CRC คือ 111000011001100100100100

#### 

รูปที่ 4.108 ผลลัพธ์การแทรกสลับ CRC สำหรับช่องสัญญาณ PBCH

จากรูปที่ 4.108 แสดงผลลัพธ์การแทรกสลับ CRC ซึ่งอยู่ในโมดูล CRCAttachment โดยจะ นำคำรหัส CRC ที่ได้จากการเข้ารหัส CRC ดังในรูปที่ 4.107 มาทำการแทรกสลับตามรูปแบบที่ กำหนดไว้ในมาตรฐาน 5G

[[0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	0.
0.	Θ.	0.	0.		0.	Θ.	0.		0.	0.	Θ.	0.	0.	0.		0.	Θ.	0.	0.		0.	Θ.	Θ.
0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.		Θ.	Θ.	0.	0.	0.	0.	Θ.	Θ.
0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	Θ.
0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	Θ.
0.	Θ.	0.	0.	0.	Θ.	Θ.	Θ.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	Θ.	Θ.	Θ.
0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	Θ.
0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	Θ.
0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	Θ.
0.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	Θ.
0.	Θ.	0.	0.	0.	0.	Θ.	1.	0.	0.	0.	Θ.	0.	1.	0.		0.	Θ.	0.	0.	0.	0.	0.	Θ.
0.	Θ.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	Θ.	0.	0.	0.		0.	Θ.	0.	0.		0.	0.	Θ.
0.	Θ.	0.	0.		0.	Θ.	Θ.	0.	0.	0.	Θ.	0.	0.	0.		0.	Θ.	0.	0.		0.	0.	Θ.
0.	Θ.	0.	0.		0.	Θ.	0.	Θ.		0.	Θ.	0.	Θ.	0.		Θ.	Θ.	0.	0.		Θ.	Θ.	Θ.
0.	Θ.	0.	0.		0.	Θ.	Θ.	0.		0.	Θ.	0.	0.	0.		0.	Θ.	0.	0.		0.	Θ.	Θ.
0.	Θ.	0.	0.		0.	Θ.	0.			0.	Θ.	0.	0.	0.	1.	0.	Θ.	0.	0.		0.	0.	Θ.
0.		0.	0.		0.	Θ.	0.			0.	Θ.	0.	0.	0.		Θ.		0.	0.		0.	Θ.	0.
0.	Θ.	0.	0.		Θ.	Θ.	1.			0.	Θ.	0.	0.	0.		Θ.		0.	0.		Θ.	Θ.	0.
0.	Θ.	0.	0.		Θ.	Θ.	0.			0.		0.	0.	1.	1.	Θ.	Θ.	0.	0.		Θ.	Θ.	0.
0.	Θ.	0.	0.	0.	0.	Θ.	1.	0.	0.	0.	Θ.	0.	1.	0.		Θ.		1.	1.		Θ.	1.	0.
0.	Θ.	0.	1.	0.	Θ.	Θ.	1.	0.	0.	0.	Θ.	0.	0.	1.	1.	Θ.	Θ.	0.	1.	1.	Θ.	Θ.	0.
1.	0.	1.	0.	0.	1.	0.	0.	]]															

รูปที่ 4.109 ผลลัพธ์การลำดับช่องสัญญาณย่อยสำหรับช่องสัญญาณ PBCH

จากรูปที่ 4.109 แสดงผลลัพธ์การลำดับช่องสัญญาณย่อย โดยใช้โมดูล PolarSequencing ซึ่งหลังจากทำการแทรกสลับ CRC คำรหัสดังกล่าวจะถูกแทรกบิตแช่แข็งให้มีความยาว 512 บิต โดย กำหนดตำแหน่งของบิตแช่แข็งตามลำดับความน่าเชื่อถือของช่องสัญญาณย่อยที่กำหนดไว้ใน มาตรฐาน 5G

[	[0.	1.	0.	1.	0.	0.	0.	1.	1.	1.	1.	0.	1.	0.	1.	0.	1.	1.	1.	1.	0.	1.	0.	0.
	0.	1.	0.		0.	0.	0.	0.	1.		1.	0.	0.	1.	1.	1.	1.	1.	0.	1.	0.	Θ.	Θ.	0.
	1.	1.	1.	1.	1.	1.	0.	1.	1.		Θ.	0.	0.	1.		1.	Θ.	0.	0.		1.	Θ.	1.	1.
	1.	Θ.		1.	0.	Θ.	0.	0.	1.			Θ.	1.	1.	1.	0.	Θ.	0.	0.	1.	1.	0.	1.	0.
	Θ.	Θ.			Θ.	Θ.	1.	0.		1.		1.	0.			1.	Θ.	1.	0.	1.	1.	0.	Θ.	0.
	0.	Θ.			Θ.	Θ.	0.	0.				Θ.	1.		1.	0.		1.			1.	0.	1.	0.
	Θ.	Θ.	0.		1.	Θ.	1.		0.	1.	Θ.	Θ.	0.	0.		0.	Θ.	1.	0.	1.	1.	Θ.	Θ.	0.
	1.	1.	0.	1.	0.	Θ.	Θ.	0.	0.		Θ.	Θ.	0.	0.	1.	Θ.	1.	Θ.	0.	0.	Θ.	1.	Θ.	1.
	1.	1.		1.	Θ.		Θ.	0.	1.			1.	0.	0.	0.	Θ.	Θ.	1.	0.	1.	Θ.	Θ.	Θ.	1.
	0.	Θ.	0.	1.	1.	Θ.	1.	0.	1.	1.	1.	1.	1.	1.	0.	1.	Θ.	1.	1.	1.	Θ.	1.	Θ.	1.
	1.	Θ.	1.	0.	Θ.		1.	1.	0.	0.	1.	Θ.	0.	0.	0.	0.	Θ.	1.	1.	0.	0.	Θ.	1.	0.
	0.	Θ.	1.	Θ.	Θ.		1.	0.	1.	1.	Θ.	Θ.	0.	1.	1.	1.	1.	0.	0.	0.	1.	1.	Θ.	0.
	1.	Θ.	0.	1.	Θ.	1.	Θ.	0.	0.	0.	Θ.	1.	1.	1.	0.	0.	1.	1.	0.	0.	1.	1.	1.	0.
	0.	1.	0.	0.	1.	0.	Θ.	1.	0.	0.	1.	1.	1.	0.	0.	0.	Θ.	1.	1.	1.	1.	1.	0.	0.
	1.	0.	0.	1.	1.	1.	Θ.	1.	1.	1.	Θ.	1.	0.	1.	1.	Θ.	Θ.	0.	1.	1.	0.	Θ.	Θ.	1.
	1.	0.	1.	1.	1.	0.	Θ.	1.	0.	1.	1.	0.	1.	0.	1.	1.	1.	1.	1.	0.	1.	1.	Θ.	0.
	1.	0.	0.	1.	1.	1.	Θ.	1.	0.	0.	1.	0.	0.	1.	1.	Θ.	Θ.	0.	1.	1.	1.	Θ.	Θ.	0.
	1.	0.	0.	0.	1.	1.	Θ.	0.	0.	1.	1.	0.	1.	0.	1.	1.	Θ.	0.	0.	1.	1.	1.	Θ.	0.
	Θ.	0.	1.	1.	0.	0.	Θ.	1.	0.	1.	Θ.	0.	1.	0.	0.	1.	1.	1.	0.	0.	0.	1.	1.	1.
	0.	1.	1.	1.	1.	1.	0.	0.	0.	1.	1.	Θ.	0.	0.	1.	Θ.	1.	1.	0.	1.	0.	1.	1.	0.
	1.	1.	0.		1.	1.	1.	0.	1.		1.	1.	1.	0.		1.	1.	0.	0.	1.	Θ.	1.	Θ.	0.
	1.	1.	1.	0.	1.	1.	Θ.	0.	]]															

รูปที่ 4.110 ผลลัพธ์การเข้ารหัสโพลาร์สำหรับช่องสัญญาณ PBCH

จากรูปที่ 4.110 แสดงผลลัพธ์การเข้ารหัสโพลาร์ โดยใช้โมดูล PolarEncoding ซึ่งผลลัพธ์ที่ ได้จะเป็นคำรหัสโพลาร์ที่มีความยาวรหัส 512 บิต

[[0.																							
Θ.																							
Θ.																							
1.																							
Θ.																							
Θ.																							
Θ.																							
Θ.	1.	Θ.	Θ.	0.	0.	0.	0.	1.	1.	0.	0.	0.	1.	1.	1.	1.	0.	0.	0.	1.	1.	Θ.	Θ.
Θ.	1.	Θ.	1.	1.	0.	0.	0.	1.	1.	0.	1.	0.	0.	0.	0.	1.	0.	0.	1.	Θ.	1.	Θ.	Θ.
Θ.	Θ.	Θ.	1.	1.	1.	0.	0.	0.	0.	0.	0.	0.	0.	1.	0.	1.	0.	0.	Θ.	0.	1.	Θ.	1.
1.		0.	0.				0.	0.		0.	0.		0.	0.						0.		0.	0.
1				<u>е</u> .	<u>е</u> .																		
<u>е</u>																							
1				о. П										л. П									
	<u>.</u>		1	0. 0	<u>л</u> .				<u>л</u> .	1	1	1					۰. ۵				1		1
0.															1.							ц. О	
0.																т. о							
1.	U.	U.				U.		U.	0.		U.	0.			U.	U.	U.				U.	U.	υ.
1.	⊎.	⊎.	⊎.			⊍.	⊍.	⊍.			⊍.		⊍.			⊎.	⊎.	⊎.				⊎.	⊎.
1.		Θ.	Θ.	Θ.				0.						0.	0.	0.	0.	1.	1.	Θ.	Θ.	0.	
Θ.		Θ.	Θ.		0.	0.	1.	0.	1.		0.	0.	0.	1.	0.	1.	1.	0.	1.	0.	1.	1.	Θ.
1.		Θ.	0.				0.		0.		1.	1.	0.	0.	1.	1.	0.	0.	1.	0.	1.	0.	0.
1.								]]															

รูปที่ 4.111 ผลลัพธ์การแทรกสลับบล็อกย่อยสำหรับช่องสัญญาณ PBCH

จากรูปที่ 4.111 แสดงผลลัพธ์การแทรกสลับบล็อกย่อย ซึ่งอยู่ในโมดูล PolarEncoding โดย รูปแบบการแทรกสลับจะได้จากการใช้โมดูล PolarSequencing และในรูปที่ 4.112 แสดงผลลัพธ์ การปรับอัตรารหัสที่ได้จากโมดูล PolarEncoding โดยจะได้คำรหัสที่มีความยาว 864 บิตตามที่ กำหนด



รูปที่ 4.112 ผลลัพธ์การปรับอัตรารหัสสำหรับช่องสัญญาณ PBCH

4.2.4.2 ช่องสัญญาณ PDCCH

จากบล็อกไดอะแกรมการเข้ารหัสของช่องสัญญาณในรูปที่ 2.13 จะเห็นว่าช่องสัญญาณ PDCCH ประกอบด้วยการเข้ารหัส CRC การสแครมบลิง CRC การแทรกสลับ CRC การลำดับ ช่องสัญญาณย่อย การเข้ารหัสโพลาร์ การแทรกสลับบล็อกย่อย และการปรับอัตรารหัส ซึ่งผลลัพธ์ ของแต่ละบล็อกแสดงดังรูปที่ 4.113 – 4.119

[[1 1 1 0 1 0 1 0 0 0 1 0 0 0 0 0 1 1 1 0 1 0 1 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1]]

รูปที่ 4.113 ผลลัพธ์การเข้ารหัส CRC สำหรับช่องสัญญาณ PDCCH

จากรูปที่ 4.113 แสดงผลลัพธ์การเข้ารหัส CRC ซึ่งได้จากการใช้โมดูล CRCAttachment โดยผลลัพธ์ที่ได้จะเป็นคำรหัส CRC ที่มีความยาว 56 บิตซึ่งประกอบด้วยบิตข้อมูลจำนวน 32 บิตและ ต่อท้ายด้วยบิต CRC จำนวน 24 บิต ในที่นี้จะเห็นว่าบิต CRC คือ 1101100101100010101001101

```
[[1 1 1 0 1 0 1 0 0 0 1 0 0 0 0 0 1 1 1 0 1 0 1 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
```

รูปที่ 4.114 ผลลัพธ์การสแคมบลิง CRC สำหรับช่องสัญญาณ PDCCH

จากรูปที่ 4.114 แสดงผลลัพธ์ที่ได้จากการสแคมบลิง CRC ซึ่งอยู่ภายในโมดูล CRCAttachment โดยใช้ RNTI เป็นบิตศูนย์ทั้งหมด

รูปที่ 4.115 ผลลัพธ์การแทรกสลับ CRC สำหรับช่องสัญญาณ PDCCH

จากรูปที่ 4.115 แสดงผลลัพธ์การแทรกสลับ CRC ซึ่งอยู่ในโมดูล CRCAttachment โดยจะ นำผลลัพธ์ที่ได้จากการสแคมบลิง CRC ดังในรูปที่ 4.114 มาทำการแทรกสลับตามรูปแบบที่กำหนดไว้ ในมาตรฐาน 5G

[[0.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	0.
0.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	0.
0.	Θ.	0.	0.	0.	0.	Θ.	Θ.	Θ.	0.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.
0.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	Θ.	0.	Θ.	0.
0.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.			0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.
0.	0.	0.	0.	0.	0.	0.	1.	0.	Θ.	0.	0.	0.	1.	0.	0.	Θ.	0.	0.	0.	0.	0.	Θ.	0.
0.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.			0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.
0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.
0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	1.	Θ.	0.	0.	0.	0.	0.	Θ.	0.
0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	Θ.	0.	0.	0.			0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	0.
0.	0.	0.	0.	0.	0.	Θ.	1.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	0.
0.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.	1.	0.	0.	1.	1.	Θ.	Θ.	0.	0.	0.	0.	Θ.	0.
0.	0.	0.	0.	0.	0.	0.	1.	0.	0.	0.	0.	0.	1.	0.	0.	Θ.	1.	1.	1.	0.	0.	Θ.	0.
0.	0.	0.	1.	0.	0.	0.	1.	0.	Θ.		0.	0.	1.	0.	1.	Θ.	1.	0.	0.	0.	1.	Θ.	1.
Θ.	1.	0.	0.	1.	1.	Θ.	1.	]]															
 d				oر م	6		0	oر م	1	ر.					0		,	1	رہ ا				

รูปที่ 4.116 ผลลัพธ์การลำดับช่องสัญญาณย่อยสำหรับช่องสัญญาณ PDCCH

จากรูปที่ 4.116 แสดงผลลัพธ์การลำดับช่องสัญญาณย่อย โดยใช้โมดูล PolarSequencing ซึ่งหลังจากทำการแทรกสลับ CRC คำรหัสดังกล่าวจะถูกแทรกบิตแช่แข็งให้มีความยาว 512 บิต โดย กำหนดตำแหน่งของบิตแช่แข็งตามลำดับความน่าเชื่อถือของช่องสัญญาณย่อยที่กำหนดไว้ใน มาตรฐาน 5G



รูปที่ 4.117 ผลลัพธ์การเข้ารหัสโพลาร์สำหรับช่องสัญญาณ PDCCH

จากรูปที่ 4.117 แสดงผลลัพธ์การเข้ารหัสโพลาร์ โดยใช้โมดูล PolarEncoding ซึ่งผลลัพธ์ที่ ได้จะเป็นคำรหัสโพลาร์ที่มีความยาวรหัส 512 บิต

]]	0.	0.	1.	0.	0.	0.	0.	1.	0.	0.	0.	1.	0.	0.	0.	1.	0.	1.	0.	0.	0.	0.	1.	0.
	0.																							
	0.																							
	0.																							
	1.																							
	1.																							
	0.																							
	0.																							
	1.																							
	0.																							
	1.																							
	0.																							
	1.																							
	1.																							
	1.																							
	1.																							
	1.																							
	1.																							
	1.																							
	1.																							
	0.																							
	0.	1.	1.	1.	1.	Θ.	1.	1.	11															

รูปที่ 4.118 ผลลัพธ์การแทรกสลับบล็อกย่อยสำหรับช่องสัญญาณ PDCCH

จากรูปที่ 4.118 แสดงผลลัพธ์การแทรกสลับบล็อกย่อย ซึ่งอยู่ในโมดูล PolarEncoding โดย รูปแบบการแทรกสลับจะได้จากการใช้โมดูล PolarSequencing และในรูปที่ 4.119 แสดงผลลัพธ์ การปรับอัตรารหัสที่ได้จากโมดูล PolarEncoding โดยจะได้คำรหัสที่มีความยาว 864 บิตตามที่ กำหนด



รูปที่ 4.119 ผลลัพธ์การปรับอัตรารหัสสำหรับช่องสัญญาณ PDCCH

4.2.4.3 ช่องสัญญาณ PUCCH

จากบล็อกไดอะแกรมการเข้ารหัสของช่องสัญญาณในรูปที่ 2.13 จะเห็นว่าช่องสัญญาณ PUCCH ประกอบด้วย การแบ่งย่อยบล็อกรหัส การเข้ารหัส CRC การลำดับช่องสัญญาณย่อย การ คำนวณบิตพาริตี การเข้ารหัสโพลาร์ การแทรกสลับบล็อกย่อย การปรับอัตรารหัส การแทรกสลับบิต รหัส และการต่อบล็อกรหัส ซึ่งผลลัพธ์ของแต่ละบล็อกแสดงดังรูปที่ 4.120 – 4.128



รูปที่ 4.120 ผลลัพธ์การแบ่งบล็อกย่อยสำหรับช่องสัญญาณ PUCCH

จากรูปที่ 4.120 แสดงผลลัพธ์ที่ได้จากการแบ่งบล็อกย่อย โดยใช้โมดูล CodeBlockSegmentation ซึ่งบิตข้อมูลจำนวน 32 บิต จะถูกแบ่งออกเป็น 2 บล็อกย่อยที่มีจำนวน บิตบล็อกละ 16 บิต



รูปที่ 4.121 ผลลัพธ์การเข้ารหัส CRC สำหรับช่องสัญญาณ PUCCH

จากรูปที่ 4.121 แสดงผลลัพธ์การเข้ารหัส CRC โดยใช้โมดูล CRCAttachment ซึ่งแต่ละ บล็อกย่อยจะถูกเข้ารหัส CRC แยกกัน ในที่นี้จะได้บิต CRC ของทั้งสองบล็อกเหมือน คือ 111100

[[0.	0.	0.	Θ.	0.	0.	Θ.	Θ.	0.	0.	Θ.	0.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.
0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	Θ.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	Θ.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	0.	1.	0.	0.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	1.	1.
0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	1.	0.	0.	Θ.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	1.	Θ.	Θ.	0.	0.
0.	0.	0.	1.	Θ.	Θ.	0.	0.	0.	Θ.	1.	1.	1.	1.	0.	0.	]							
[0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	Θ.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	Θ.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	Θ.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	0.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	Θ.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	0.	1.	0.	Θ.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	Θ.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	Θ.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	1.	1.
0.	0.	0.	0.	Θ.	Θ.	0.	0.	0.	Θ.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	0.	Θ.	Θ.	0.	0.
0.	0.	0.	0.	Θ.	Θ.	1.	0.	0.	Θ.	Θ.	Θ.	0.	Θ.	0.	0.	0.	0.	0.	1.	Θ.	Θ.	0.	0.
0.	0.	0.	1.	0.	0.	0.	0.	0.	0.	1.	1.	1.	1.	0.	0.	]]							

รูปที่ 4.122 ผลลัพธ์การลำดับช่องสัญญาณย่อยสำหรับช่องสัญญาณ PUCCH

จากรูปที่ 4.122 แสดงผลลัพธ์การลำดับช่องสัญญาณย่อย โดยใช้โมดูล PolarSequencing ซึ่งหลังจากทำเข้ารหัส CRC คำรหัสในละบล็อกจะถูกแทรกบิตแช่แข็งให้มีความยาว 256 บิต โดย กำหนดตำแหน่งของบิตแช่แข็งตามลำดับความน่าเชื่อถือของช่องสัญญาณย่อยที่กำหนดไว้ใน มาตรฐาน 5G

[[0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
Θ.	0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	1.	0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	1.	1.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	1.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	1.	0.	0.	0.	0.
0.	0.	0.	1.	0.	0.	0.	Θ.	0.	0.	1.	1.	1.	1.	0.	0.	]							
[0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	1.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
Θ.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.	Θ.	0.	0.	Θ.	Θ.	Θ.	0.	0.	0.	0.	0.	0.	1.	1.
0.	0.	0.	0.	0.	0.	0.	Θ.	0.	0.	Θ.	0.	0.	Θ.	0.	0.	0.	0.	0.	0.	0.	0.	0.	0.
0.	0.	0.	0.	0.	0.	1.	Θ.	0.	0.	Θ.	0.	0.	Θ.	Θ.	Θ.	0.	0.	Θ.	1.	Θ.	0.	0.	0.
0.	0.	0.	1.	0.	0.	0.	0.	0.	0.	1.	1.	1.	1.	0.	0.]	]]							

รูปที่ 4.123 ผลลัพธ์การคำนวณบิตพาริตีสำหรับช่องสัญญาณ PUCCH

จากรูปที่ 4.123 แสดงผลลัพธ์การคำนวณบิตพารีตี ซึ่งจะอยู่ในโมดูล PolarSequencing โดยในแต่ละบล็อกย่อยจะถูกนำมาคำนวณบิตพาริตีสำหรับบล็อกนั้น ๆ

[[0.	Θ.	0.	1.	0.	1.	0.	0.	1.	1.	1.	0.	0.	1.	0.	0.	1.	1.	1.	0.	0.	1.	0.	0.
0.	0.	0.	1.	0.	1.	0.	0.	1.	0.	1.	1.	1.	1.	1.	0.	0.	1.	0.	0.	1.	1.	1.	0.
Θ.	1.	0.	0.	1.	1.	1.	0.	1.	Θ.	1.	1.	1.	1.	1.	0.	0.	1.	0.	0.	0.	Θ.	0.	1.
1.	0.	1.	1.	0.	0.	0.	1.	1.	Θ.	1.	1.	Θ.	Θ.	0.	1.	0.	1.	0.	0.	Θ.	Θ.	Θ.	1.
1.	1.	1.	0.	1.	0.	1.	1.	0.	0.	0.	1.	1.	0.	1.	1.	0.	0.	0.	1.	1.	0.	1.	1.
1.	1.	1.	0.	1.	0.	1.	1.	1.	1.	1.	0.	1.	0.	1.	1.	0.	0.	0.	1.	1.	0.	1.	1.
Θ.	0.	0.	1.	1.	0.	1.	1.	1.	1.	1.	Θ.	1.	Θ.	1.	1.	Θ.	1.	0.	0.	Θ.	Θ.	Θ.	1.
1.	0.	1.	1.	0.	0.	0.	1.	1.	Θ.	1.	1.	Θ.	0.	0.	1.	0.	1.	0.	0.	Θ.	Θ.	Θ.	1.
1.	0.	1.	1.	1.	1.	1.	Θ.	0.	1.	Θ.	Θ.	1.	1.	1.	Θ.	Θ.	1.	Θ.	Θ.	1.	1.	1.	0.
1.	0.	1.	1.	1.	1.	1.	0.	0.	Θ.	Θ.	1.	Θ.	1.	0.	0.	1.	1.	1.	0.	Θ.	1.	Θ.	0.
1.	1.	1.	0.	Θ.	1.	0.	Θ.	0.	Θ.	Θ.	1.	Θ.	1.	Θ.	0.	]							
[0.	0.	0.	1.	0.	1.	0.	0.	1.	1.	1.	Θ.	Θ.	1.	0.	0.	1.	1.	1.	0.	Θ.	1.	Θ.	0.
Θ.	0.	0.	1.	0.	1.	0.	0.	1.	Θ.	1.	1.	1.	1.	1.	0.	0.	1.	0.	0.	1.	1.	1.	Θ.
Θ.	1.	0.	0.	1.	1.	1.	Θ.	1.	Θ.	1.	1.	1.	1.	1.	0.	Θ.	1.	0.	Θ.	Θ.	Θ.	Θ.	1.
1.	0.	1.	1.	0.	0.	0.	1.	1.	0.	1.	1.	0.	0.	Θ.	1.	0.	1.	0.	0.	0.	0.	0.	1.
1.	1.	1.	0.	1.	0.	1.	1.	0.	0.	0.	1.	1.	0.	1.	1.	0.	0.	0.	1.	1.	0.	1.	1.
1.	1.	1.	0.	1.	0.	1.	1.	1.	1.	1.	0.	1.	0.	1.	1.	0.	0.	0.	1.	1.	0.	1.	1.
0.	0.	0.	1.	1.	0.	1.	1.	1.	1.	1.	0.	1.	0.	1.	1.	0.	1.	0.	0.	0.	0.	0.	1.
1.	0.	1.	1.	0.	0.	0.	1.	1.	0.	1.	1.	0.	0.	0.	1.	0.	1.	0.	0.	0.	0.	0.	1.
1.	0.	1.	1.	1.	1.	1.	0.	0.	1.	0.	0.	1.	1.	1.	0.	0.	1.	0.	0.	1.	1.	1.	0.
1.	0.	1.	1.	1.	1.	1.	Θ.	0.	Θ.	Θ.	1.	Θ.	1.	Θ.	Θ.	1.	1.	1.	Θ.	Θ.	1.	Θ.	0.
1.	1.	1.	0.	0.	1.	0.	0.	0.	Θ.	Θ.	1.	Θ.	1.	0.	0.	]]							

รูปที่ 4.124 ผลลัพธ์การเข้ารหัสโพลาร์สำหรับช่องสัญญาณ PUCCH

จากรูปที่ 4.124 แสดงผลลัพธ์การเข้ารหัสโพลาร์ โดยใช้โมดูล PolarEncoding ซึ่งผลลัพธ์ที่จะเป็น คำรหัสโพลาร์สองบล็อกที่มีความยาวรหัสบล็อกละ 256 บิต



รูปที่ 4.125 ผลลัพธ์การแทรกสลับบล็อกย่อยสำหรับช่องสัญญาณ PUCCH

จากรูปที่ 4.125 แสดงผลลัพธ์การแทรกสลับบล็อกย่อย ซึ่งอยู่ในโมดูล PolarEncoding โดยในที่นี้จะได้ผลลัพธ์เหมือนรูปที่ 4.124 เนื่องจากทั้งสองบล็อกมีบิตเหมือนกันทั้งหมด

0.00000	0.00000
0.00000	0.00000
0.00000	0.00000
	1.00000
0.00000	0.00000
1.00000	1.00000
0.00000	0.00000
0.00000	0.00000
1.00000	1.00000
1.00000	1.00000
1.00000	1.00000
0.00000	0.00000
0.00000	0.00000
1.00000	1.00000
0.00000	0.00000
0.00000	0.00000
1.00000	1.00000
1.00000	1.00000
1.00000	1.00000
0.00000	0.00000
0.00000	0.00000

รูปที่ 4.126 ผลลัพธ์การปรับอัตรารหัสสำหรับช่องสัญญาณ PUCCH

จากรูปที่ 4.126 แสดงผลลัพธ์การปรับอัตรารหัสที่ได้จากโมดูล PolarEncoding ซึ่งแต่ละบล็อกจะอยู่ใน แนวคอลัมน์ โดยแต่ละคอลัมน์จะมีความยาว 864 บิต

0	1
0.00000	0.00000
0.00000	0.00000
1.00000	1.00000
0.00000	0.00000
0.00000	0.00000
0.00000	0.00000
1.00000	1.00000
1.00000	1.00000
1.00000	1.00000
0.00000	0.00000
1.00000	1.00000
1.00000	1.00000
1.00000	1.00000
1.00000	1.00000
1.00000	1.00000
1.00000	1.00000
0.00000	0.00000
0.00000	0.00000
1.00000	1.00000
0.00000	0.00000
0.00000	0.00000

รูปที่ 4.127 ผลลัพธ์การแทรกสลับบิตรหัสสำหรับช่องสัญญาณ PUCCH

จากรูปที่ 4.127 แสดงผลลัพธ์การแทรกสลับรหัสที่ได้จากโมดูล CodeBitInterleaver ซึ่งแต่ละบล็อก ที่จัดอยู่ในแนวคอลัมน์จะถูกแทรกสลับบิตตามมาตรฐาน 5G

	0.00000
	0.00000
	1.00000
	0.00000
	0.00000
	0.00000
	1.00000
	1.00000
	1.00000
	0.00000
	1.00000
	1.00000
	1.00000
	1.00000
	1.00000
	1.00000
	0.00000
	0.00000
	1.00000
	0.00000
20	0.00000

รูปที่ 4.128 ผลลัพธ์การต่อบล็อกรหัสสำหรับช่องสัญญาณ PUCCH

จากรูปที่ 4.128 แสดงผลลัพธ์การต่อรหัสที่ได้จากโมดูล CodeBitInterleaver บล็อกรหัสทั้งหมด จะถูกนำมาต่อกันเป็นคำรหัสที่มีความยาว 1728 บิต

4.2.5 วิธีการใช้งานวงจรเข้ารหัส FPGA สำหรับการเข้ารหัสช่องสัญญาณ

วิธีการใช้งานวงจรเข้ารหัสโพลาร์ ด้วยโปรแกรม Quartus Prime Lite Edition และ โปรแกรม ModelSim-Altera มีขั้นตอนเหมือนหัวข้อที่ 4.2.1 ทุกประการ

4.2.6 ผลการทดสอบวงจรเข้ารหัสโพลาร์ตามมาตรฐาน 5G

การเก็บผลการทดสอบวงจรเข้ารหัสโพลาร์ตามมาตรฐาน 5G จะทำการเก็บผลรูปร่าง สัญญาณและค่าบิตของสัญญาณ จากโปรแกรม ModelSim-Altera และแบ่งส่วนตามประเภทของ ช่องสัญญาณ ซึ่งประกอบไปด้วย 3 ช่องสัญญาณ ช่องสัญญาณ PBCH ช่องสัญญาณ PDCCH และ ช่องสัญญาณ PUCCH

## 4.2.6.1 ผลการทดสอบวงจรเข้ารหัสกรณีช่องสัญญาณ PBCH

สำหรับผลการทดสอบของช่องสัญญาณ PBCH หัวข้อในการเก็บผลจะถูกแบ่งออกตาม จำนวนกระบวนการเข้ารหัสของช่องสัญญาณ PBCH ซึ่งประกอบด้วย 6 กระบวนการ และรวมถึง ผลลัพธ์ของกระบวนการโดยรวมดังนี้

1) กระบวนการทำงานโดยรวม

- 2) การเข้ารหัส CRC
- 3) การแทรกสลับ CRC
- 4) การลำดับช่องสัญญาณย่อย
- 5) การเข้ารหัสโพลาร์
- 6) การแทรกสลับบล็อกย่อย
- 7) การปรับอัตรารหัส

## 1) ผลการทดสอบกระบวนการทำงานโดยรวม

เมื่อวงจรเข้ารหัสที่ได้บิตข้อมูลข้าเข้าเป็นรูปสัญญาณดังรูปที่ 4.129 และเลขบิตดังรูปที่ 4.130 วงจรเข้ารหัสจะให้ผลลัพธ์การเข้ารหัสบิตข้อมูลขาออกเป็นรูปสัญญาณดังรูปที่ 4.131 และเลข บิตดังรูปที่ 4.132

=	01	01		
	11101010001000	11101010	0010000011	1010100010
/polar_encoder_5g_test_2/sInfoLength	32	32		

รูปที่ 4.129 สัญญาณบิตข้อมูลขาเข้า (บางส่วน)

Wave Examine	$\times$
sim:/polar_encoder_5g_test_2/sInfoBits 0 278 ps	
11101010001000001110101000100000000000	
	Γ
ок	

รูปที่ 4.130 บิตข้อมูลขาเข้า (บางส่วน)

	11110110111101	1	1101101111	0101011000	000101111
polar_encoder_5g_test_2/sConcatenatedCodeword	11110110111101	U		1111011011	11010101
/polar_encoder_5g_test_2/sRXPackagingValid	U				
	,	1	````		

รูปที่ 4.131 สัญญาณบิตข้อมูลขาออก (บางส่วน)

Wave Examine	$\times$
sim:/polar_encoder_5g_test_2/sConcatenatedCodeword 0 1050620 ps	
11110110111101010110000000010111111000101	
0000011000101001110011011000110110011111	
01110001101100101011001001010111000101111	
001000001101100100100000101000011111001001110011100101	
1100001101011111010101000000110001100001001101100101	Ţ
ок	

รูปที่ 4.132 บิตข้อมูลขาออก (บางส่วน)

2) ผลการทดสอบกระบวนการเข้ารหัส CRC

เมื่อวงจรเข้ารหัสรับสัญญาณบิตข้อมูลขาเข้าดังรูปที่ 4.129 หรือแสดงเป็นเลขบิตดังรูปที่ 4.130 กระบวนการเข้ารหัส CRC จะให้ผลลัพธ์เป็นสัญญาณ sInfoWithCRC ดังรูปที่ 4.133 หรือ แสดงเป็นเลขบิตดังรูปที่ 4.134

r_encoder_5g_test_2/sCodeBlockSegmentationEnable	0				
	00110101000100	UU	001101010	0100000111	01010
/polar_encoder_5g_test_2/sInfoWithCRCLength	56	56			

รูปที่ 4.133 สัญญาณ sInfoWithCRC (บางส่วน)

Wave Examine	×
sim:/polar_encoder_5g_test_2/sInfoWithCRC 0 6223 ps	
00110101000100000111010100010000000000	•
<u>۲</u>	
OK	

รูปที่ 4.134 บิต sInfoWithCRC (บางส่วน)

3) ผลการทดสอบกระบวนการแทรกสลับ CRC

หลังจากกระบวนการเข้ารหัส CRC ให้ผลลัพธ์สัญญาณดังรูปที่ 4.133 หรือแสดงเป็นเลขบิต ดังรูปที่ 4.134 กระบวนการแทรกสลับ CRC จะให้ผลลัพธ์เป็นสัญญาณ sinterleavedinfoWithCRC ดังรูปที่ 4.135 หรือแสดงเป็นเลขบิตดังรูปที่ 4.136

	00110101000100	001101010001000011101010001000
	01111010001110	011110100011100000000000000000000000000
polar_encoder_5g_test_2/sFrozenPositions	00000000000	บบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบ

รูปที่ 4.135 สัญญาณ sInterleavedInfoWithCRC (บางส่วน)

M Wave	Examine	×
sim:/pol	ar_encoder_5g_test_2/sInterleavedInfoWithCRC 0 39265 ps	
01111010 00000000 00000000 00000000	0011100000000000000100110000000101000000	•
100000000	0000000000000000000000000000000000000	•
	OK	

รูปที่ 4.136 บิต sinterleavedInfoWithCRC (บางส่วน)

4) ผลการทดสอบกระบวนการลำดับช่องสัญญาณย่อย

หลังจากกระบวนการแทรกสลับ CRC ให้ผลลัพธ์สัญญาณดังรูปที่ 4.135 หรือแสดงเป็นเลข บิตดังรูปที่ 4.136 กระบวนการลำดับช่องสัญญาณย่อยจะให้ผลลัพธ์เป็นสัญญาณ sEncodingBits ดัง รูปที่ 4.137 หรือแสดงเป็นเลขบิตดังรูปที่ 4.138

+ / polar_encoder_5g_test_2/sencodingbits 000000000000000000000000000000000000	coder_5g_test_2/sEncodingBits 000000000000000000000000000000000000	00000000
	coder_5g_test_2/sEncodingWOParityBits 000000000000000000000000000000000000	0000000

รูปที่ 4.137 สัญญาณ sEncodingBits (บางส่วน)



รูปที่ 4.138 บิต sEncodingBits (บางส่วน)

5) ผลการทดสอบกระบวนการเข้ารหัสโพลาร์

หลังจากกระบวนการลำดับช่องสัญญาณย่อยให้ผลลัพธ์สัญญาณดังรูปที่ 4.137 หรือแสดง เป็นเลขบิตดังรูปที่ 4.138 กระบวนการเข้ารหัสโพลาร์ จะให้ผลลัพธ์เป็นสัญญาณ sMotherCodeword ดังรูปที่ 4.139 หรือแสดงเป็นเลขบิตดังรูปที่ 4.140

	00000000000000	000000000000000000000000000000000000000
+ /polar_encoder_5g_test_2/sMotherCodeword	11110110111101	11110110111101010101000001
🛨 🔶r_encoder_5g_test_2/sSubBlockIntlMotherCodeword	11110110111101	บบบุ่มบบบบบบบุ่มบบบบบบบบุ่มบบบบ

รูปที่ 4.139 สัญญาณ sMotherCodeword (บางส่วน)

Wave Examine	<
sim:/polar_encoder_5g_test_2/sMotherCodeword @ 179539 ps	
11110110111010101010000000010111111000101	*
0000011000101001100110101000110110011111	
11100111000000011011110101001000001010000	
1111001110001100101110001011111110010101	
000000110101111010101000000110001100001001001101100101	<b>+</b>
OK	

รูปที่ 4.140 บิต sMotherCodeword (บางส่วน)

ผลการทดสอบกระบวนการแทรกสลับบล็อกย่อย

หลังจากกระบวนการเข้ารหัสโพลาร์ให้ผลลัพธ์สัญญาณรูปที่ 4.139 หรือแสดงเป็นเลขบิตดัง รูปที่ 4.140 กระบวนการแทรกสลับบล์ อกย่อยจะให้ผลลัพธ์เป็นสัญญาณ sSubBlockIntlMotherCodeword ดังรูปที่ 4.141 หรือแสดงเป็นเลขบิตดังรูปที่ 4.142

	11110110111101	1111011	0111101010	1100000010	11111
r_encoder_5g_test_2/sSubBlockIntlMotherCodeword	11110110111101	UUU	111101101	1110101011	000000
	11110110111101	UUUUUU	υυυυυυυι		υυυυ

รูปที่ 4.141 สัญญาณ sSubBlockIntlMotherCodeword (บางส่วน)

Wave Examine	<
m:/polar_encoder_5g_test_2/sSubBlockIntlMotherCodeword @ 179735 ps	
11011011110101011000000010111111100010111000110000	٠
000110001010011100110101000110110011111001111	
110001101100101011001001011110001011111010	_
100000110110010010000010100001111100100	
000011010111101010110000001100011001001	•
Þ	_
OK	

รูปที่ 4.142 บิต sSubBlockIntlMotherCodeword (บางส่วน)

7) ผลการทดสอบกระบวนการปรับอัตรารหัส

หลังจากกระบวนการแทรกสลับบล็อกย่อยให้ผลลัพธ์ดังรูปที่ 4.141 หรือแสดงเป็นเลขบิตดัง รูปที่ 4.142 กระบวนการปรับอัตรารหัสจะให้ผลลัพธ์เป็นสัญญาณ sRateMatchedCodeword ดัง รูปที่ 4.143 หรือแสดงเป็นเลขบิตดังรูปที่ 4.144

+	11110110111101	1111011011110101010100000010111
	11110110111101	UUUUUU 111101101111010101
•	11110110111101	

รูปที่ 4.143 สัญญาณ sRateMatchedCodeword (บางส่วน)

Wave Examine ×
sim:/polar_encoder_5g_test_2/sRateMatchedCodeword @ 1050227 ps
.1110110111101010110000000101111111000101
00000110001010011100110100011010011111001111
01110001101100101011001001010111000101111
0010000011011001001000001010000111110010011100101
1000011010111110101011000000110001100010010010010010010010010010010000
OK

รูปที่ 4.144 บิต sRateMatchedCodeword (บางส่วน)

4.2.6.2 ผลการทดสอบวงจรเข้ารหัสกรณีช่องสัญญาณ PDCCH

สำหรับผลการทดสอบของช่องสัญญาณ PDCCH หัวข้อในการเก็บผลจะถูกแบ่งออกตาม จำนวนกระบวนการเข้ารหัสของช่องสัญญาณ PDCCH ซึ่งประกอบด้วย 7 กระบวนการ และรวมถึง ผลลัพธ์ของกระบวนการโดยรวมดังนี้

1) กระบวนการทำงานโดยรวม

- 2) การเข้ารหัส CRC
- 3) การสแครมบลิง CRC

4) การแทรกสลับ CRC

5) การลำดับช่องสัญญาณย่อย

6) การเข้ารหัสโพลาร์

7) การแทรกสลับบล็อกย่อย

8) การปรับอัตรารหัส

1) ผลการทดสอบกระบวนการทำงานโดยรวม

เมื่อวงจรเข้ารหัสที่ได้บิตข้อมูลข้าเข้าเป็นรูปสัญญาณดังรูปที่ 4.145 และเลขบิตดังรูปที่ 4.146 วงจรเข้ารหัสจะให้ผลลัพธ์การเข้ารหัสบิตข้อมูลขาออกเป็นรูปสัญญาณดังรูปที่ 4.147 และเลข บิตดังรูปที่ 4.148

<ul> <li>/polar_encoder_5g_test_2/sBaseGraphSize     <li>/polar_encoder_5g_test_2/sSegmentedBits     <li>/polar_encoder_5g_test_2/sCodeBlockSegmentationEn.     <li>รูปที่ 4.145 สัญญาณปีส</li> </li></li></li></ul>	0 11101010001000 10 ตข้อมูลขาเข้า (บาง	<u>0</u> บ 111010 มส่วน)	) 1000 100000 1 1 10 10 100
Wave Examine			×
<pre>sim:/polar_encoder_5g_test_2/sSegmentedBits @ 3 1110101000100000111010100010000000000</pre>	22 ps 1000000000000000000000000000000000000		
			Þ

οк รูปที่ 4.146 บิตข้อมูลขาเข้า (บางส่วน)

	0000000000	110001100100101101100110001010
	00000000000	11000110010010110110011001
/polar_encoder_5g_test_2/sRXPackagingValid	0	

รูปที่ 4.147 สัญญาณบิตข้อมูลขาออก (บางส่วน)



รูปที่ 4.148 บิตข้อมูลขาออก (บางส่วน)

2) ผลการทดสอบกระบวนการเข้ารหัส CRC

เมื่อวงจรเข้ารหัสรับสัญญาณบิตข้อมูลขาเข้าดังรูปที่ 4.145 หรือแสดงเป็นเลขบิตดังรูปที่ 4.146 กระบวนการเข้ารหัส CRC จะให้ผลลัพธ์เป็นสัญญาณ sInfoWithCRC ดังรูปที่ 4.149 หรือ แสดงเป็นเลขบิตดังรูปที่ 4.150

/polar_encoder_5g_test_2/sCodeBlockSegmentationEn	0				
+ /polar_encoder_5g_test_2/sInfoWithCRC	01110101000100		011101010	00100000111	0101000
/polar_encoder_5g_test_2/sInfoWithCRCLength	56	56			

รูปที่ 4.149 สัญญาณ sInfoWithCRC (บางส่วน)

Wave Examine	×
sim:/polar_encoder_5g_test_2/sInfoWithCRC 0 6238 ps	
011101010001000001110101000100000111100100110110000	
000000000000000000000000000000000000000	•
OK	

รูปที่ 4.150 บิต sInfoWithCRC (บางส่วน)

3) ผลการทดสอบกระบวนการสแครมบลิง CRC

หลังจากกระบวนการเข้ารหัส CRC ให้ผลลัพธ์สัญญาณดังรูปที่ 4.149 หรือแสดงเป็นเลขบิต ดังรูปที่ 4.150 กระบวนการสแครมบลิง CRC จะให้ผลลัพธ์เป็นสัญญาณ sScambledInfoWithCRC ดังรูปที่ 4.151 หรือแสดงเป็นเลขบิตดังรูปที่ 4.152

+	000000000000000000000000000000000000000	000000000000000000000000000000000000000	
	01110101000100	011101010000100000111	0101000
Polar_encoder_5g_test_2/sInterleavedInfoWithCRC	01111010001110		UUUUU

รูปที่ 4.151 สัญญาณ sScambledInfoWithCRC (บางส่วน)

Wave Examine	×
sim:/polar_encoder_5	ig_test_2/sScambledInfoWithCRC 0 6239 ps
01110101000100000111 00000000000000000	0101000100000111100100110110000110010000
<	
	ок

รูปที่ 4.152 บิต sScambledInfoWithCRC (บางส่วน)

4) ผลการทดสอบกระบวนการแทรกสลับ CRC

หลังจากกระบวนการสแครมบลิง CRC ให้ผลลัพธ์สัญญาณดังรูปที่ 4.151 หรือแสดงเป็นเลข บิตดังรูปที่ 4.152 กระบวนการแทรกสลับ CRC จะให้ผลลัพธ์เป็นสัญญาณ sInterleavedInfoWithCRC ดังรูปที่ 4.153 หรือแสดงเป็นเลขบิตดังรูปที่ 4.154

••	01110101000100	01110	10 1000 1000	0011101010	001000
	01111010001110	U	011110100	0111000001	00000
	111111111111111	UUUU	ບໍ່ບບບບບບບບ	υυυυυυυι	JUUUUU

รูปที่ 4.153 สัญญาณ sInterleavedInfoWithCRC (บางส่วน)

Wave Examine	$\times$
<pre>sim:/polar_encoder_5g_test_2/sInterleavedInfoWithCRC @ 39221 ps</pre>	
0111101000111000001000000001101101010010011010	
	_
OK	

รูปที่ 4.154 บิต sinterleavedInfoWithCRC (บางส่วน)

5) ผลการทดสอบกระบวนการลำดับช่องสัญญาณย่อย

หลังจากกระบวนการแทรกสลับ CRC ให้ผลลัพธ์สัญญาณดังรูปที่ 4.153 หรือแสดงเป็นเลข บิตดังรูปที่ 4.154 กระบวนการลำดับช่องสัญญาณย่อยจะให้ผลลัพธ์เป็นสัญญาณ sEncodingBits ดัง รูปที่ 4.155 หรือแสดงเป็นเลขบิตดังรูปที่ 4.156

/polar_encoder_5g_test_2/sMotherCodewordLength	512	512			
		UUUU	0000000000	000000000000000000000000000000000000000	00000
Polar_encoder_5g_test_2/sEncodingWOParityBits	00000000000	UUUU	0000000000	000000000000000000000000000000000000000	00000

รูปที่ 4.155 สัญญาณ sEncodingBits (บางส่วน)



รูปที่ 4.156 บิต sEncodingBits (บางส่วน)

6) ผลการทดสอบกระบวนการเข้ารหัสโพลาร์

หลังจากกระบวนการลำดับช่องสัญญาณย่อยให้ผลลัพธ์สัญญาณดังรูปที่ 4.155 หรือแสดง เป็นเลขบิตดังรูปที่ 4.156 กระบวนการเข้ารหัสโพลาร์จะให้ผลลัพธ์เป็นสัญญาณ sMotherCodeword ดังรูปที่ 4.157 หรือแสดงเป็นเลขบิตดังรูปที่ 4.158

	0000000000	UUUU	000000000000000000000000000000000000000
polar_encoder_5g_test_2/sMotherCodeword	00000000000	UUUU	00000001011000100111001
++		UUUUUU	μουοοοοφουσοσοσο

รูปที่ 4.157 สัญญาณ sMotherCodeword (บางส่วน)

Wave Examine ×	
sim:/polar_encoder_5g_test_2/sMotherCodeword 0 196528 ps	
000000010110001001110010010111001100100	•
010110110011000101000010100000001011010000	
00001000100000111101000001001101101011011010	۲
)1000001101001000000000101100010011001010	
0001001110011011010010010111000100111010	
	1
ок	

รูปที่ 4.158 บิต sMotherCodeword (บางส่วน)

7) ผลการทดสอบกระบวนการแทรกสลับบล็อกย่อย

หลังจากกระบวนการเข้ารหัสโพลาร์ให้ผลลัพธ์สัญญาณรูปที่ 4.157 หรือแสดงเป็นเลขบิตดัง รูปที่ 4.158 กระบวนการแทรกสลับบล์ อกย่อยจะให้ผลลัพธ์เป็นสัญญาณ sSubBlockIntlMotherCodeword ดังรูปที่ 4.159 หรือแสดงเป็นเลขบิตดังรูปที่ 4.160

+ /polar_encoder_5g_test_2/sMotherCodeword	00000000000	0000000010110001001110010100101
→ /polar_encoder_5g_test_2/sSubBlockIntlMotherCodew		000000001011000100111001010
		บบนุ่มบบบบบบนุ่มบบบบบบนุ่มบบบบบ

รูปที่ 4.159 สัญญาณ sSubBlockIntlMotherCodeword (บางส่วน)

🛛 Wave Examine X
im:/polar_encoder_5g_test_2/sSubBlockIntlMotherCodeword @ 196714 ps
0000001011000100111001010010111001100100101
1011011001100010100010100000001011010000
)110100101001011000100111000000001011000101
<pre>&gt;11001110101110011010110110101111111010010011010</pre>
1010011100110110100100100100110001010000
OK

รูปที่ 4.160 บิต sSubBlockIntlMotherCodeword (บางส่วน)

8) ผลการทดสอบกระบวนการปรับอัตรารหัส

หลังจากกระบวนการแทรกสลับบล็อกย่อยให้ผลลัพธ์ดังรูปที่ 4.159 หรือแสดงเป็นเลขบิตดัง รูปที่ 4.160 กระบวนการปรับอัตรารหัสจะให้ผลลัพธ์เป็นสัญญาณ sRateMatchedCodeword ดัง รูปที่ 4.161 หรือแสดงเป็นเลขบิตดังรูปที่ 4.162

	0000000000	0000000101100100111001010010
+ /polar_encoder_5g_test_2/sRateMatchedCodeword	00000000000	110001100100101101100110001
		บบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบ

รูปที่ 4.161 สัญญาณ sRateMatchedCodeword (บางส่วน)

Wave Examine	<
sim:/polar_encoder_5g_test_2/sRateMatchedCodeword @ 1024172 ps	
1100011001001011011001100010100001010000	*
11011101000001101001010010110001001110000	
1101000001100110011101011001101010101010	
1010000110111010011100110110100100101100010011010	
1000110010011011101110111100100010111110000	•
	_
OK	

รูปที่ 4.162 บิต sRateMatchedCodeword (บางส่วน)

4.2.6.3 ผลการทดสอบวงจรเข้ารหัสกรณีช่องสัญญาณ PUCCH ที่ความยาวบิต

ข้อมูลยาว

สำหรับผลการทดสอบของช่องสัญญาณ PUCCH ที่ความยาวบิตข้อมูลยาว หัวข้อในการเก็บ ผลจะถูกแบ่งออกตามจำนวนกระบวนการเข้ารหัสของช่องสัญญาณ PUCCH ที่ความยาวบิตข้อมูล ยาว ซึ่งประกอบด้วย 8 กระบวนการ และรวมถึงผลลัพธ์ของกระบวนการโดยรวมดังนี้

1) กระบวนการทำงานโดยรวม

2) การแบ่งย่อยบล็อกรหัส

- 3) การเข้ารหัส CRC
- 4) การลำดับช่องสัญญาณย่อย
- 5) การเข้ารหัสโพลาร์
- 6) การแทรกสลับบล็อกย่อย
- 7) การปรับอัตรารหัส
- 8) การแทรกสลับบิตรหัส
- 9) การต่อบล็อกรหัส

1) ผลการทดสอบกระบวนการทำงานโดยรวม

เมื่อวงจรเข้ารหัสที่ได้บิตข้อมูลข้าเข้าเป็นรูปสัญญาณดังรูปที่ 4.163 และเลขบิตดังรูปที่ 4.164 วงจรเข้ารหัสจะให้ผลลัพธ์การเข้ารหัสบิตข้อมูลขาออกเป็นรูปสัญญาณดังรูปที่ 4.165 และเลข บิตดังรูปที่ 4.166

	/polar_encoder_5g_test_2/sBaseGraphSize	0	0				
ī		00100000111010		1110101000	01000001110	1010001	
	/polar_encoder_5g_test_2/sCodeBlockSegmentationE	1					
	$r_{\rm e}$						

รูปที่ 4.163 สัญญาณบิตข้อมูลขาเข้า (บางส่วน)

₩ Wave Examine >	<
sim:/polar_encoder_5g_test_2/sSegmentedBits @ 370 ps	
1110101000100000111010100010000011101010	•
0000011101010001000001110101000100000111010	
	_
	-
<u>٦</u>	
OK	

รูปที่ 4.164 บิตข้อมูลขาเข้า (บางส่วน)

polar_encoder_5g_test_2/sCodedBitInterleavedCode	10111000011100	1	0111000011	10010011011	1001001
	00101001011100		001010010	11100011110	11111010
/polar_encoder_5g_test_2/sRXPackagingValid	0				
		-			

รูปที่ 4.165 สัญญาณบิตข้อมูลขาออก (บางส่วน)



รูปที่ 4.166 บิตข้อมูลขาออก (บางส่วน)

2) ผลการทดสอบกระบวนการแบ่งย่อยบล็อกรหัส
 เมื่อวงจรเข้ารหัสรับสัญญาณบิตข้อมูลขาเข้าดังรูปที่ 4.165 หรือแสดงเป็นเลขบิตดังรูปที่
 4.166 กระบวนการแบ่งย่อยบล็อกรหัสจะให้ผลลัพธ์เป็นสัญญาณ sSegmentedBits ดังรูปที่ 4.167
 และ 4.168 หรือแสดงเป็นเลขบิตดังรูปที่ 4.169 และ 4.170

/polar_encoder_5g_test_2/sBaseGraphSize	0	0			
	00100000111010		1110101000	01000001110	1010001
/polar_encoder_5g_test_2/sCodeBlockSegmentationE	1				

รูปที่ 4.167 สัญญาณ sSegmentedBits บล็อกแรก (บางส่วน)

/polar_encoder_5g_test_2/sBaseGraphSize	0	0			
	00100000111010	11	001000001	1 10 10 1000 10	000011
/polar_encoder_5g_test_2/sCodeBlockSegmentationE	1				

รูปที่ 4.168 สัญญาณ sSegmentedBits บล็อกท้าย (บางส่วน)

Wave Examine >	<
sim:/polar_encoder_5g_test_2/sSegmentedBits 0 370 ps	
1110101000100000111010100010000011101010	-
	•
OK	

รูปที่ 4.169 บิต sSegmentedBits บล็อกแรก (บางส่วน)

Wave Examine	$\times$
sim:/polar_encoder_5g_test_2/sSegmentedBits 0 18926 ps	
	<u> </u>
ОК	

รูปที่ 4.170 บิต sSegmentedBits บล็อกท้าย (บางส่วน)

3) ผลการทดสอบกระบวนการเข้ารหัส CRC

หลังจากกระบวนการแบ่งย่อยบล็อกรหัสให้ผลลัพธ์สัญญาณดังรูปที่ 4.167 หรือแสดงเป็น เลขบิตดังรูปที่ 4.169 กระบวนการเข้ารหัส CRC จะให้ผลลัพธ์เป็นสัญญาณ sInfoWithCRC ดังรูปที่ 4.171 และ 4.172 หรือแสดงเป็นเลขบิตดังรูปที่ 4.173 และ 4.174

/polar_encoder_5g_test_2/sCodeBlockSegmentationE	1				
polar_encoder_5g_test_2/sInfoWithCRC	00100000111010	UUU	1110101000	01000001110	10100
/polar_encoder_5g_test_2/sInfoWithCRCLength	195	195			

รูปที่ 4.171 สัญญาณ sInfoWithCRC บล็อกแรก (บางส่วน)

/polar_encoder_5g_test_2/sCodeBlockSegmentationE	1				
	00100000111010		001000001	11010100010	000011
/polar_encoder_5g_test_2/sInfoWithCRCLength	195	195			

รูปที่ 4.172 สัญญาณ sInfoWithCRC บล็อกท้าย (บางส่วน)

Wave Examine	$\times$
im:/polar_encoder_5g_test_2/sInfoWithCRC 0 20124 ps	
110101000100000111010100010000011101010000	011101010001 🔺
000011101010001000001110101000100000111010	100000111010
010000011110000000000000000000000000000	000000000000000 —
000000000000000000000000000000000000000	000000000000
000000000000000000000000000000000000000	00000000000000
	· ·
OK	

รูปที่ 4.173 บิต sInfoWithCRC บล็อกแรก (บางส่วน)
Wave Examine		×
sim:/polar_enco	der_5g_test_2/sInfoWithCRC @ 40013 ps	
001000001110101 010100010000011 000101101	00010000011101010001000001110101000100	•
•		_
	OK	

รูปที่ 4.174 บิต sInfoWithCRC บล็อกท้าย (บางส่วน)

 4) ผลการทดสอบกระบวนการลำดับช่องสัญญาณย่อย หลังจากกระบวนการเข้ารหัส CRC ให้ผลลัพธ์สัญญาณดังรูปที่ 4.171 และ 4.172 หรือแสดง เป็นเลขบิตดังรูปที่ 4.173 และ 4.174 กระบวนการลำดับช่องสัญญาณย่อยจะให้ผลลัพธ์เป็นสัญญาณ sEncodingBits ดังรูปที่ 4.175 และ 4.176 หรือแสดงเป็นเลขบิตดังรูปที่ 4.177 และ 4.178

/polar_encoder_5g_test_2/sMotherCodewordLength	1024	102	4		
	0000000000000		0000000000	000000000000000000000000000000000000000	0000000
	00000000000000		0000000000	000000000000000000000000000000000000000	0000000
			1		

รูปที่ 4.175 สัญญาณ sEncodingBits บล็อกแรก (บางส่วน)

/polar_encoder_5g_test_2/sMotherCodewordLength	1024	1024			
+ /polar_encoder_5g_test_2/sEncodingBits	0000000000000	000	0000000000	000000000000000000000000000000000000000	00000
	00000000000000	000	0000000000	000000000000000000000000000000000000000	00000

รูปที่ 4.176 สัญญาณ sEncodingBits บล็อกท้าย (บางส่วน)

Wave Examine X
a:/polar_encoder_5g_test_2/sEncodingBits 0 206916 ps
000000000000000000000000000000000000000
)00000000000000000000000000000000000000
)0000000000000000000000000000000000000
)00000000000000000000000000000000000000
)0000000000000000000000000000000000000
OK

รูปที่ 4.177 บิต sEncodingBits บล็อกแรก (บางส่วน)

Wave Examine	$\times$
im:/polar_encoder_5g_test_2/sEncodingBits @ 309640 ps	
000000000000000000000000000000000000000	0 🔺
)00000000000000000000000000000000000000	0
)00000000000000000000000000000000000000	0 —
)00000000000000000000000000000000000000	0
)00000000000000000000000000000000000000	0 🖕
OK	

รูปที่ 4.178 บิต sEncodingBits บล็อกท้าย (บางส่วน)

5) ผลการทดสอบกระบวนการเข้ารหัสโพลาร์

หลังจากกระบวนการลำดับช่องสัญญาณย่อยให้ผลลัพธ์สัญญาณดังรูปที่ 4.175 และ 4.176 หรือแสดงเป็นเลขบิตดังรูปที่ 4.177 และ 4.178 กระบวนการเข้ารหัสโพลาร์จะให้ผลลัพธ์เป็น สัญญาณ sMotherCodeword ดังรูปที่ 4.179 และ 4.180 หรือแสดงเป็นเลขบิตดังรูปที่ 4.181 และ 4.182

	00000000000000	000000000000000000000000000000000000000
	11110110110011	001110001110111000000010110
	11110110110011	υυψυυυυυυψυυυυυυψυυυυ
1		

รูปที่ 4.179 สัญญาณ sMotherCodeword บล็อกแรก (บางส่วน)

	00000000000000	000	<u>; 000000000</u>	000000000000000000000000000000000000000	000000
	11110110110011	001	111101101	10011001100	111111
➡-� /polar_encoder_5g_test_2/sSubBlockIntlMotherCodew	11110110110011	001110	0011101110	00000010110	110000

รูปที่ 4.180 สัญญาณ sMotherCodeword บล็อกท้าย (บางส่วน)



รูปที่ 4.181 บิต sMotherCodeword บล็อกแรก (บางส่วน)

Wave Examine	$\times$
m:/polar_encoder_5g_test_2/sMotherCodeword 0 309611 ps	
11011011001100110011111100011010101001100011010	*
)1111001100010110110000110011010110100000	
)1000101111001111001000011001110111110011010	_
0001010011111100001111010001101001101110000	
)10010111101010001010111101001111111111	•
ок	

รูปที่ 4.182 บิต sMotherCodeword บล็อกท้าย (บางส่วน)

6) ผลการทดสอบกระบวนการแทรกสลับบล็อกย่อย

หลังจากกระบวนการเข้ารหัสโพลาร์ให้ผลลัพธ์สัญญาณรูปที่ 4.179 และ 4.180 หรือแสดง เป็นเลขบิตดังรูปที่ 4.181 และ 4.182 กระบวนการแทรกสลับบล็อกย่อยจะให้ผลลัพธ์เป็นสัญญาณ sSubBlockIntlMotherCodeword ดังรูปที่ 4.183 และ 4.184 หรือแสดงเป็นเลขบิตดังรูปที่ 4.185 และ 4.186

	11110110110011	0011100	0111011100	00000101101	1000
	11110110110011	UUU	001110001	11011100000	0010
Polar_encoder_5g_test_2/sRateMatchedCodeword	11110110110011	UUUUUU	υυυυυυυυ	υυυυυυυ	JUUUU
			/		

รูปที่ 4.183 สัญญาณ sSubBlockIntlMotherCodeword บล็อกแรก (บางส่วน)

 11110110110011	111101101100110011001111110001
 11110110110011	11110110110011001100111001111110
 11110110110011	บนุ่มมบบบบบบุ่มบบบบบบบบุ่มบบบบบ

รูปที่ 4.184 สัญญาณ sSubBlockIntlMotherCodeword บล็อกท้าย (บางส่วน)

Wave Examine >	<
sim:/polar_encoder_5g_test_2/sSubBlockIntlMotherCodeword @ 207132 ps	
0011100011101110000000101101100000011010	▲
)11110111111110100010000000110010000010001111	
11001001100101110000111100010001001011011011011010	-
000010110010011001001100000000011101100110001100101	
110111100101000000101111000000000111111	-
	_
ок	

รูปที่ 4.185 บิต sSubBlockIntlMotherCodeword บล็อกแรก (บางส่วน)

Wave Examine	×
<pre>sim:/polar_encoder_5g_test_2/sSubBlockIntlMotherCodeword @ 309818 ps</pre>	
11110110110011001100111111000110101010	11010001111011011010101 00000101001101001010000 0010111101011011001010 01110000110101010
•	Þ
ок	_

รูปที่ 4.186 บิต sSubBlockIntlMotherCodeword บล็อกท้าย (บางส่วน)

### 7) ผลการทดสอบกระบวนการปรับอัตรารหัส

หลังจากกระบวนการแทรกสลับบล็อกย่อยให้ผลลัพธ์ดังรูปที่ 4.183 และ 4.184 หรือแสดง เป็นเลขบิตดังรูปที่ 4.185 และ 4.186 กระบวนการปรับอัตรารหัสจะให้ผลลัพธ์เป็นสัญญาณ sRateMatchedCodeword ดังรูปที่ 4.187 และ 4.188 หรือแสดงเป็นเลขบิตดังรูปที่ 4.189 และ 4.190

	11110110110011	1	110110110	011001100	1111110001
polar_encoder_5g_test_2/sRateMatchedCodeword	11110110110011		001110001	110111000	0000101101
	00101001011100	U	υυυυυυι		JUUUUUUUU
	ہے				

รูปที่ 4.187 สัญญาณ sRateMatchedCodeword บล็อกแรก (บางส่วน)

polar_encoder_5g_test_2/sSubBlockIntlMotherCodew	11110110110011	111101	0110011001	1001111110	00110
	11110110110011	001	111101101	10011001100	)11111
	10111000011100	0010100	1011100011	1101111101	00111
sula 1100 developer a Data Matala	مار م ما میں برم برما م برڈ		(up ados	.)	

รูปที่ 4.188 สัญญาณ sRateMatchedCodeword บล็อกท้าย (บางส่วน)

M Wave Examine X	
im:/polar_encoder_5g_test_2/sRateMatchedCodeword @ 1026514 ps	
0111000111011100000001011011000000110101	•
111101111111110100010000000110010000010001111	
110010011010101110000111100010001001011011011011010	
00010110010011001001100000000011101100110001100101	
.110111100101000000101111000000000111111	-
OK	

รูปที่ 4.189 บิต sRateMatchedCodeword บล็อกแรก (บางส่วน)

Wave Examine	×
im:/polar_encoder_5g_test_2/sRateMatchedCodeword @ 1846044 ps	
11101101100110011001111110001101010101	•
	<u> </u>
ок	

รูปที่ 4.190 บิต sRateMatchedCodeword บล็อกท้าย (บางส่วน)

#### 8) ผลการทดสอบกระบวนการแทรกสลับบิตรหัส

หลังจากกระบวนการปรับอัตรารหัสให้ผลลัพธ์ดังรูปที่ 4.187 และ 4.188 และหรือแสดงเป็น เลขบิตดังรูปที่ 4.189 และ 4.190 และกระบวนการแทรกสลับบิตรหัสจะให้ผลลัพธ์เป็นสัญญาณ sCodedBitInterleavedCodeword ดังรูปที่ 4.191 และ 4.192 หรือแสดงเป็นเลขบิตดังรูปที่ 4.193 และ 4.194



รูปที่ 4.191 สัญญาณ sCodedBitInterleavedCodeword บล็อกแรก (บางส่วน)

polar_encoder_5g_test_2/sRateMatchedCodeword	11110110110011	1111	0110110011	00110011111	100011
	10111000011100	0	101110000	11100100110	111001
polar_encoder_5g_test_2/sConcatenatedCodeword	00101001011100	UUUL	υυυυυυυι	มบบบบบบบบ	υυυυυι

รูปที่ 4.192 สัญญาณ sCodedBitInterleavedCodeword บล็อกท้าย (บางส่วน)



รูปที่ 4.193 บิต sCodedBitInterleavedCodeword บล็อกแรก (บางส่วน)

Wave Examine X
m:/polar_encoder_5g_test_2/sCodedBitInterleavedCodeword @ 2067317 ps
1110000111001001101110010011000110001111
.0101100000001110001001111010001101101111
1011111100010100000111110010011010100000
0111110101100111010100010101111010110010000
.00000000010001110000101000010100010011010
OK

รูปที่ 4.194 บิต sCodedBitInterleavedCodeword บล็อกท้าย (บางส่วน)

9) ผลการทดสอบกระบวนการต่อบล็อกย่อย

หลังจากกระบวนการแทรกสลับบิตรหัสให้ผลลัพธ์ดังรูปที่ 4.191 และ 4.192 หรือแสดงเป็น เลขบิตดังรูปที่ 4.193 และ 4.194 กระบวนการต่อบล็อกย่อยจะให้ผลลัพธ์เป็นสัญญาณ sConcatenatedCodeword ดังรูปที่ 4.195 หรือแสดงเป็นเลขบิตดังรูปที่ 4.196

polar_encoder_5g_test_2/sCodedBitInterleavedCode	10111000011100	1	0111000011	1001001101	1001001
	00101001011100		001010010	111000111110	)11111010
/polar_encoder_5g_test_2/sRXPackagingValid	0	_			

รูปที่ 4.195 สัญญาณ sConcatenatedCodeword (บางส่วน)

Wave Examine ×	<
<pre>sim:/polar_encoder_5g_test_2/sConcatenatedCodeword @ 2176330 ps</pre>	
	1
0011100100011001111110000110000110101110111010	
	_
	•

รูปที่ 4.196 บิต sConcatenatedCodeword (บางส่วน)

6.3.2.4 ผลการทดสอบวงจรเข้ารหัสกรณีช่องสัญญาณ PUCCH ที่ความยาวบิต

ข้อมูลสั้น

สำหรับผลการทดสอบของช่องสัญญาณ PUCCH ที่ความยาวบิตข้อมูลสั้น หัวข้อในการเก็บ ผลจะถูกแบ่งออกตามจำนวนกระบวนการเข้ารหัสของช่องสัญญาณ PUCCH ที่ความยาวบิตข้อมูลสั้น ซึ่งประกอบด้วย 7 กระบวนการ และรวมถึงผลลัพธ์ของกระบวนการโดยรวมดังนี้

1) กระบวนการทำงานโดยรวม

2) การเข้ารหัส CRC

- 3) การลำดับช่องสัญญาณย่อย
- 4) การคำนวณบิตพาริตีตรวจสอบ
- 5) การเข้ารหัสโพลาร์
- 6) การแทรกสลับบล็อกย่อย
- 7) การปรับอัตรารหัส
- 8) การแทรกสลับบิตรหัส

1) ผลการทดสอบกระบวนการทำงานโดยรวม

เมื่อวงจรเข้ารหัสที่ได้บิตข้อมูลข้าเข้าเป็นรูปสัญญาณดังรูปที่ 4.197 และเลขบิตดังรูปที่ 4.198 วงจรเข้ารหัสจะให้ผลลัพธ์การเข้ารหัสบิตข้อมูลขาออกเป็นรูปสัญญาณดังรูปที่ 4.199 และเลข บิตดังรูปที่ 4.200

/polar_encoder_5g_test_2/sBaseGraphSize	0	0			
	11101010001000	U	1110101000	100000000000000000000000000000000000000	ມບບບບບບ
/polar_encoder_5g_test_2/sCodeBlockSegmentationEn	0				

รูปที่ 4.197 สัญญาณบิตข้อมูลขาเข้า (บางส่วน)

Wave Examine	×
sim:/polar_encoder_5g_test_2/sSegmentedBits 0 324 ps	
	-
	-
รูปที่ 4.198 บิตข้อมูลขาเข้า (บางส่วน)	

	10110100000001	1011010	0000001011	0100100000	10000
	1011010000001	UUU	101101000	00001011010	01000
/polar_encoder_5g_test_2/sRXPackagingValid	0				
• • • • • • • • • • •					

รูปที่ 4.199 สัญญาณบิตข้อมูลขาออก (บางส่วน)

м	Wave Examine	$\times$
sin	n:/polar_encoder_5g_test_2/sConcatenatedCodeword 0 1052928 ps	
101	11010000001011010010000100001110001011010	
000	000000000000000000000000000000000000000	
000	J0000000000000000000000000000000000000	
000	300000000000000000000000000000000000000	
000	300000000000000000000000000000000000000	-
	4	
	OK	

รูปที่ 4.200 บิตข้อมูลขาออก (บางส่วน)

2) ผลการทดสอบกระบวนการเข้ารหัส CRC

เมื่อวงจรเข้ารหัสรับสัญญาณบิตข้อมูลขาเข้าดังรูปที่ 4.197 หรือแสดงเป็นเลขบิตดังรูปที่ 4.198 กระบวนการเข้ารหัส CRC จะให้ผลลัพธ์เป็นสัญญาณ sInfoWithCRC ดังรูปที่ 4.201 หรือ แสดงเป็นเลขบิตดังรูปที่ 4.202

<ul> <li>/polar_encoder_5g_test_2/sCodeBlockSegmentationEn</li> <li>/polar_encoder_5g_test_2/sInfoWithCRC</li> <li>/polar_encoder_5g_test_2/sInfoWithCRCLength</li> </ul>	0 00110101000100 22	0011010100 22	00100000000	10100000
รูปที่ 4.201 สัญญาณ sInf	oWithCRC (บางส	ส่วน)		
Wave Examine				×
<pre>sim:/polar_encoder_5g_test_2/sInfoWithCRC @ 2827 0011010100010000000101000000000000000</pre>	ps 000000000000000000000000000000000000			
<u>ок</u>				Þ

รูปที่ 4.202 บิต sInfoWithCRC (บางส่วน)

3) ผลการทดสอบกระบวนการลำดับช่องสัญญาณย่อย

หลังจากกระบวนการเข้ารหัส CRC ให้ผลลัพธ์สัญญาณดังรูปที่ 4.201 หรือแสดงเป็นเลขบิต ดังรูปที่ 4.202 กระบวนการลำดับช่องสัญญาณย่อยจะให้ผลลัพธ์เป็นสัญญาณ sEncodingWOParityBits ดังรูปที่ 4.203 หรือแสดงเป็นเลขบิตดังรูปที่ 4.204

	00000000000000	U	000000000000000000000000000000000000000
+ /polar_encoder_5g_test_2/sEncodingWOParityBits	00000000000000	U	000000000000000000000000000000000000000
	10110011000000	U	10110011000000000000000000011

รูปที่ 4.203 สัญญาณ sEncodingWOParityBits (บางส่วน)

Wave Examine	×
sim:/polar_encoder_5g_test_2/sEncodingWOParityBits @ 122319 ps	
000000000000000000000000000000000000000	100000000000000000000000000
000000000000000000000000000000000000000	000000000000000000000000000000000000000
	000000000000000000000000000000000000000
000000000000000000000000000000000000000	000000000000000000000000000000000000000
ок	

รูปที่ 4.204 บิต sEncodingWOParityBits (บางส่วน)

4) ผลการทดสอบกระบวนการคำนวณบิตพาริตีตรวจสอบ

หลังจากกระบวนการลำดับช่องสัญญาณย่อยให้ผลลัพธ์สัญญาณดังรูปที่ 4.203 หรือแสดง เป็นเลขบิตดังรูปที่ 4.204 กระบวนการคำนวณบิตพาริตีตรวจสอบจะให้ผลลัพธ์เป็นสัญญาณ sEncodingBits ดังรูปที่ 4.205 หรือแสดงเป็นเลขบิตดังรูปที่ 4.206

/polar_encoder_5g_test_2/sMotherCodewordLength	64	64			
	00000000000000	U	0000000000	000000000000000000000000000000000000000	00000
	00000000000000	U	0000000000	000000000000000000000000000000000000000	00000

รูปที่ 4.205 สัญญาณ sEncodingBits (บางส่วน)

Wave Examine X
im:/polar_encoder_5g_test_2/sEncodingBits @ 122329 ps
00000000000000000000000000000000000000
OK

รูปที่ 4.206 บิต sEncodingBits (บางส่วน)

5) ผลการทดสอบกระบวนการเข้ารหัสโพลาร์

หลังจากกระบวนการคำนวณบิตพาริตีตรวจสอบให้ผลลัพธ์สัญญาณดังรูปที่ 4.205 หรือแสดง เป็นเลขบิตดังรูปที่ 4.206 กระบวนการเข้ารหัสโพลาร์จะให้ผลลัพธ์เป็นสัญญาณ sMotherCodeword ดังรูปที่ 4.207 หรือแสดงเป็นเลขบิตดังรูปที่ 4.208

•	00000000000000	U	000000000000000000000000000000000000000
+ /polar_encoder_5g_test_2/sMotherCodeword	10110011000000	U	10110011000000000000000011
	10110000110000	UUUU	μουοοοοφουοοοοφουοο

รูปที่ 4.207 สัญญาณ sMotherCodeword (บางส่วน)

Wave Examine	e	$\times$
sim:/polar_enc	oder_5g_test_2/sMotherCodeword 0 122340 ps	
10110011000000 000000000000000 00000000	00000000110011000101010101100110011001	
•		
	ок	_

รูปที่ 4.208 บิต sMotherCodeword (บางส่วน)

6) ผลการทดสอบกระบวนการแทรกสลับบล็อกย่อย

หลังจากกระบวนการเข้ารหัสโพลาร์ให้ผลลัพธ์สัญญาณดังรูปที่ 4.207 หรือแสดงเป็นเลขบิต ดังรูปที่ 4.208 กระบวนการแทรกสลับบล์อกย่อยจะให้ผลลัพธ์เป็นสัญญาณ sSubBlockIntlCodeword ดังรูปที่ 4.209 หรือแสดงเป็นเลขบิตดังรูปที่ 4.210

	10110011000000	10110011	000000000000000000000000000000000000000
/polar_encoder_5g_test_2/sSubBlockIntlMotherCodew	10110000110000	UUUU	101100001100000000001000
🖅	10110000110000	UUUUUUU	μουοοοοοοοοοοοοοοοοοοοοοοοοοοοοοοοοοοοο

รูปที่ 4.209 สัญญาณ sSubBlockIntlCodeword (บางส่วน)

Wave Examine	$\times$
sim:/polar_encoder_5g_test_2/sSubBlockIntlMotherCodeword @ 122513 ps	
	•

รูปที่ 4.210 บิต sSubBlockIntlCodeword (บางส่วน)

7) ผลการทดสอบกระบวนการปรับอัตรารหัส

หลังจากกระบวนการแทรกสลับบล็อกย่อยให้ผลลัพธ์สัญญาณดังรูปที่ 4.209 หรือแสดงเป็น เลขบิตดังรูปที่ 4.210 กระบวนการปรับอัตรารหัสจะให้ผลลัพธ์เป็นสัญญาณ sRateMatchedCodeword ดังรูปที่ 4.211 หรือแสดงเป็นเลขบิตดังรูปที่ 4.212

••	10110000110000	10110	0001100000	0000 1000 100	001000
	10110000110000	U	101100001	10000000000	000100
	1011010000001	UUUU	υυυυυυυυ	υυυυυυυ	UUUUU

รูปที่ 4.211 สัญญาณ sRateMatchedCodeword (บางส่วน)

🙀 Wave Examin	le	$\times$
sim:/polar_end	coder_5g_test_2/sRateMatchedCodeword @ 1037927 ps	
10110000110000 000000000000000 00000000	00000100010001000111010010110100100110011010	•
<u>.</u>	F.	-
	ок	

รูปที่ 4.212 บิต sRateMatchedCodeword (บางส่วน)

8) ผลการทดสอบกระบวนการแทรกสลับบิตรหัส

หลังจากกระบวนการแทรกสลับบล็อกย่อยให้ผลลัพธ์สัญญาณดังรูปที่ 4.211 หรือแสดงเป็น เลขบิตดังรูปที่ 4.212 กระบวนการปรับอัตรารหัสจะให้ผลลัพธ์เป็นสัญญาณ sCodedBitInterleaveCodeword ดังรูปที่ 4.213 หรือแสดงเป็นเลขบิตดังรูปที่ 4.214

 10110000110000	101100001100000000000000000000000000000
 1011010000001	10110100000010110100100000
 1011010000001	บบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบบ

รูปที่ 4.213 สัญญาณ sCodedBitInterleaveCodeword (บางส่วน)

M Wav	re Examine	$\times$
sim:/po	)lar_encoder_5g_test_2/sCodedBitInterleavedCodeword @ 1052750 ps	
1011010 0000000 0000000 0000000 0000000	000000101101001000001000011100010110100010010010000	•
•		
	ОК	_

รูปที่ 4.214 บิต sCodedBitInterleaveCodeword (บางส่วน)

## 4.3 ผลการทดสอบชุดซอฟต์แวร์การเรียนรู้การสื่อสารดิจิทัลที่มีการเข้ารหัสช่องสัญญาณ มาตรฐาน 5G

4.3.1 ส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อควบคุมวงจรเข้ารหัสช่องสัญญาณชนิด LDPC Codes

จากการออกแบบและสร้างส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อควบคุมวงจรเข้ารหัส ช่องสัญญาณชนิด LDPC Codes โดยใช้การเขียนโปรแกรมภาษาไพธอน ผลการทดสอบส่วนต่อ ประสานกราฟิกกับผู้ใช้เมื่อเริ่มต้นใช้งานแสดงดังรูปที่ 4.215

5G Encoder	—		×
โครงการพัฒนาอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอนและการต่อยอดเชิงพาณิชย์ www.channelcoding.com ได้รับหุนอุดหนุนจาก กองหุนวิจัยและพัฒนากิจการกระจายเสียง กิจการโทรทัศน์ และกิจการโทรดมนาดม เพื่อประโยชน์สาธารณะ (ส่านักงาน กสเทช.)	ເຊັ່ງ ການປສ.	C	
5G Channel Encoder Configuration Para	meters		
×			
FPGA     O Software			
RUN			

รูปที่ 4.215 หน้าแรกของส่วนต่อประสานกราฟิกกับผู้ใช้

จากรูปที่ 4.215 ผู้ใช้สามารถเลือกชนิดของตัวเข้ารหัสได้โดยกดตรงลูกศรเพื่อให้แสดง รายการของตัวเข้ารหัสทั้งหมดในมาตรฐาน 5G ซึ่งในกรณีที่ต้องการเข้ารหัสช่องสัญญาณชนิด LDPC Codes กดเลือกที่ "5G LDPC Encoder – Downlink/Uplink" ดังแสดงในรูปที่ 4.216

5G Encoder		_	×
โครงการพัฒนาอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอนและการต่อยอดเชิงพาณิชย์ www.channelcoding.com ใต้รับทุนอุดหนุนจาก กองทุนวิจัยและพัฒนากิจการกระจายเสียง กิจการ์โทรทัศน์ และกิจการ์โท เพื่อประโยชน์สาธารณะ (สำนักงาน กสทช.)	<b>รดมนาดม</b>	ີ ກາງປສ.	
5G Channel Encoder Configuration	on Para	meters	
SG LDPC Encoder - Downlink/Uplink SG Polar Encoder - Uplink SG Polar Encoder - Broadcast			

รูปที่ 4.216 การเลือกชนิดของตัวเข้ารหัสกรณีรหัสช่องสัญญาณชนิด LDPC Codes

หลังจากที่ผู้ใช้เลือกชนิดของตัวเข้ารหัส หน้าต่างของส่วนต่อประสานกราฟิกกับผู้ใช้จะแสดง รายการพารามิเตอร์ที่ผู้ใช้จำเป็นต้องป้อนและอินพุตทางด้านขวา ซึ่งโปรแกรมจะกำหนดค่าเริ่มต้น ของทุกพารามิเตอร์และกำหนดอินพุตแบบสุ่มให้อัตโนมัติ โดยผู้ใช้สามารถปรับเปลี่ยนค่าดังกล่าวได้ ตามต้องการ นอกจากนี้ยังแสดงบล็อกไดอะแกรมการเข้ารหัสตามมาตรฐาน 5G บริเวณด้านล่าง ผล การทดสอบสำหรับกรณีการเข้ารหัสซ่องสัญญาณโดยใช้ "5G – LDPC Encoder – Downlink/Uplink" แสดงดังรูปที่ 4.217





หลังจากที่ผู้ใช้ป้อนพารามิเตอร์และอินพุตเสร็จสิ้น ในกรณีที่ต้องการเข้ารหัสโดยใช้ชุด ซอฟต์แวร์ ผู้ใช้จะต้องกดเลือก "Software" ก่อนกดปุ่ม "RUN" ดังแสดงในรูปที่ 4.218 และ หลังจากกดปุ่ม "RUN" โปรแกรมจะทำการเข้ารหัสโดยใช้ชุดซอฟต์แวร์การเข้ารหัสตามมาตรฐาน 5G และแสดงผลลัพธ์ของแต่ละขั้นตอนในบล็อกไดอะแกรม ดังแสดงในรูปที่ 4.219

<b>I</b> 5	iG Encoder			- 🗆 X
1	โครงการพัฒนาอุปก สำหรับสื่อการสอนแล www.channelcoding	รณ์เข้ารห้สช่องสัญญ ะการต่อยอดเชิงพาณี .com	าณมาตรฐาน 5G เชย	👻 🖄 nmula.
1	ได้รับทุนอุดหนุนจาก กองทุนวิเ พื่อประโยชน์สาธารณะ (สำนัก	ล้ยและพัฒนากิจการกระจายเสีย งาน กสทช.)	ง กิจการโทรทัศน์ และกิจการโ	ทรคมนาคม
	5G Channel E	ncoder	Configurati	on Parameters
[	5G LDPC Encoder - Dow	nlink/Uplink 🗸	G 50	Rate 0.5
	○ FPGA	Software	Qm 1 V	I_LBRM 0 ∨
	RUN		N_L 1 ~	rv_id 0 ~
			Input 11110011100	01100
		Block Diagram of 5	G Channel Encoder	
	Input	CRC Encoding	Code Block Segmentation	Code Block CRC Encoding
		•		→
	Code Block Concatenation	Bit Interleaving	Rate Matching	LDPC Encoding
		-		+
ี่มี มี มี มี	รูป G Encoder ครงการพัฒนาอุปก กรับสื่อการสอนแล www.channelcoding. ดัรับหุนอุดหนุนจาก กองหุนจิ	ที่ 4.218 การเง่ รณ์เข้ารหัสชองสัญญ ะการต่อยอดเชิงพาณ์ .com มีและพัฒนากิจการกระจายเสีย	ลือกวิธีการเข้า ภณมาตรฐาน 5G โซป + กัจการ์พรทัศน์ และกิจการ์	ารหัส – – × รัฐ รัฐ (1997) กาปส.
19	พื่อประโยชน์สาธารณะ (สำนัก	งาน กสทช.)		
	5G Channel E	ncoder	Configurat	ion Parameters
	5G LDPC Encoder - Dow	nlink/Uplink 🗸	G 50	Rate 0.5
(	⊖ FPGA	<ul> <li>Software</li> </ul>	Qm 1 V	
	RUN			rv_id 0 ~
		Block Diagram of A	G Channel Encoder	
		DIOCK Diagram OF :	o channel Encodel	
	Input	CRC Encoding	Code Block Segmentation	Code Block CRC Encoding
	0000010001011100	00000100010111000	• 00000100010111000	• 00000100010111000
	Code Block	Bit	Rate	
	Concatenation	Interleaving	Matching	Encoding
	11000101011110111	11000101011110111	11000101011110111	11000101011110111
				Encoded by Software

รูปที่ 4.219 ผลลัพธ์การเข้ารหัสช่องสัญญาณโดยใช้ 5G – LDPC Encoder Downlink/Uplink

4.3.2 ส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อควบคุมวงจรเข้ารหัสช่องสัญญาณชนิด Polar Codes

จากการออกแบบและสร้างส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อควบคุมวงจรเข้ารหัส ช่องสัญญาณชนิด Polar Codes โดยใช้การเขียนโปรแกรมภาษาไพธอน ผลการทดสอบส่วนต่อ ประสานกราฟิกผู้ใช้เมื่อเริ่มต้นใช้งานแสดงดังรูปที่ 4.220

SG Encoder	-		$\times$
โครงการพัฒนาอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอนและการต่อยอดเชิงพาณิชย์ www.channelcoding.com ได้รับทุนอุดหนุนจาก กอะหุนวิจัยและพัฒนากิจการกระจายเสียง กิจการ์โทรทัศน์ และกิจการ์โทรคมนาคม เพื่อประโยชน์สาธารณะ (สำนักงาน กลทช.)	🖄 ການປສ.		
5G Channel Encoder Configuration Para	meters		
FPGA     O Software			
RUN			
	01 9	ดข	

รูปที่ 4.220 หน้าแรกของส่วนต่อประสานกราฟิกกับผู้ใช้

จากรูปที่ 4.220 ผู้ใช้สามารถเลือกชนิดของตัวเข้ารหัสได้โดยกดตรงลูกศรเพื่อให้แสดง รายการของตัวเข้ารหัสทั้งหมดในมาตรฐาน 5G ซึ่งในกรณีที่ต้องการเข้ารหัสช่องสัญญาณชนิด Polar Codes จะแบ่งออกเป็น 3 รูปแบบ ได้แก่ "5G Polar Encoder – Downlink" "5G Polar Encoder - Uplink" และ "5G Polar Encoder - Broadcast" ดังแสดงในรูปที่ 4.221

5G Encoder		-	×
โครงการพัฒนาอุปกรณ์เข้ารห้สช่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอนและการต่อยอดเชิงพาณิชย์ www.channelcoding.com	nanıs.	🖄 กทปส.	
ได้รับทุนอุดหนุนจาก กอะทุนวิจัยและพัฒนากิจการกระจายเสียง กิจการโหรหัศน์ และกิจการโ เพื่อประโยชน์สาธารณะ (สำนักงาน กสหช.)	ทรคมนาคม		
5G Channel Encoder Configurat	ion Para	meters	
SG LDPC Encoder - Downlink/Uplink 5G Polar Encoder - Uplink 5G Polar Encoder - Uplink 5G Polar Encoder - Broadcast			

รูปที่ 4.221 การเลือกชนิดของตัวเข้ารหัสกรณีรหัสช่องสัญญาณชนิด Polar Codes

หลังจากที่ผู้ใช้เลือกชนิดของตัวเข้ารหัส หน้าต่างของส่วนต่อประสานกราฟิกกับผู้ใช้จะแสดง รายการพารามิเตอร์ที่ผู้ใช้จำเป็นต้องป้อนและอินพุตทางด้านขวา ซึ่งโปรแกรมจะกำหนดค่าเริ่มต้น ของทุกพารามิเตอร์และกำหนดอินพุตแบบสุ่มให้อัตโนมัติ โดยผู้ใช้สามารถปรับเปลี่ยนค่าดังกล่าวได้ ตามต้องการ นอกจากนี้ยังแสดงบล็อกไดอะแกรมการเข้ารหัสตามมาตรฐาน 5G บริเวณด้านล่าง ผลการทดสอบสำหรับกรณีการเข้ารหัสช่องสัญญาณโดยใช้ "5G Polar Encoder – Downlink" "5G Polar Encoder - Uplink" และ "5G Polar Encoder - Broadcast" แสดงดังรูปที่ 4.222 – 4.224 ตามลำดับ

📑 5G Encoder			-	
โครงการพัฒนาอุปกรณ สำหรับสื่อการสอนและผ www.channelcoding.cu ใด้รับหูแอดหนูแจาก กองหูแจ้ง เพื่อประโยชน์สาธารณะ (สำนักงา	น์เข้ารหัสช่องสัญถ การต่อยอดเชิงพาถ om และพัฒนากิจการกระจายเสี น กสพช.)	บาณมาตรฐาน 5G นิชย์ ยง กิจการ์หรหัศน์ และกิจการ์	🧱 🤹 เมษาคม เพรคมนาคม	2 a.
5G Channel End	coder	Configurat	ion Paramete	rs
5G Polar Encoder - Downli	nk v	Codeword Length	40	
⊖ FPGA	Software	RNTI 0000000000	00000	
RUN		Input 11110011100	01100	
	Block Diagram of	5G Channel Encoder		
Input	CRC Encoding	CRC Scrambling	CR0 Interlea	C aving
Rate Matching	Sub-Block Interleaving	Polar Encoding	Pola Sequer	ar ncing



III 5G Encoder	- 🗆 X
โครงการพัฒนาอุปกรณ์เข้ารหัสช่องสัญ สำหรับสื่อการสอนและการต่อยอดเชิงพา www.channelcoding.com ได้อับหูแลตหมูนจาก กองหูเร็จยะสะพัฒนากิจการกระจาย เพื่อประโยชน์สาธารณะ (สำนักงาน กสหย.)	บญาณมาตรฐาน 5G 🦉 🚵 กาปส.
5G Channel Encoder	Configuration Parameters
5G Polar Encoder - Uplink 🗸 🗸 🗸	Codeword Length 40
○ FPGA	Input 1111001110001100
RUN	
Block Diagram o	of 5G Channel Encoder
Input Segmentation	CRC Polar Encoding Sequencing
→	→
Rate Sub-Block Matching Interleaving	Polar Parity Encoding Check
	]

รูปที่ 4.223 หน้าต่างแสดงรายการพารามิเตอร์กรณีการเข้ารหัสช่องสัญญาณ โดยใช้ 5G Polar Encoder – Uplink

Sig Channel Encoder         Sig Polar Encoder - Broadcast       Configuration Parameters         Codeword Length       864         Input       00100011010010001001011110         ** Codeword length is only 864 bits.       **         Block Diagram of 5G Channel Encoder       Polar         Input       CRC Encoding       CRC Interleaving       Polar Encoding         Rate Matching       Sub-Block Interleaving       Polar Encoding	56 Encoder โครงการพัฒนาอุปกรส สำหรับสื่อการสอนและผ www.channelcoding.cc ได้สับเมออนแนวอ อองแบวิชัย	น์เข้ารหัสช่องสัญ าารต่อยอดเชิงพา om	ญาณมาตรฐาน 5G หนิชย์ สพ. ออกเร็มระไชน์ และอิจอ	>
SG Polar Encoder - Broadcast       Codeword Length       864         Input       0010001101001000100110110         RUN       ** Codeword length is only 864 bits.         ** Number of input bit is only 32 bits.         Block Diagram of 5G Channel Encoder         Input       CRC Encoding         Rate Matching       Sub-Block Interleaving       Polar Encoding	เพื่อประโยชน์สาธารณะ (สำนักงา	น กสทช.) coder	Configura	ation Parameters
○ FPGA ● Software          Input       00100011000100010001001110         ** Codeword length is only 864 bits.         ** Number of input bit is only 32 bits.         Block Diagram of 5G Channel Encoder         Input       CRC Encoding         Input       CRC Interleaving         Rate       Sub-Block         Matching       Interleaving         Encoding       Encoding	5G Polar Encoder - Broadc	ast 🗸 🗸	Codeword Length	864
** Codeword length is only 864 bits.         ** Number of input bit is only 32 bits.         Block Diagram of 5G Channel Encoder         Input         CRC       Polar         Encoding         Input       CRC       CRC         Input       CRC       Polar         Sequencing       Interleaving       Polar         Rate       Sub-Block       Polar         Matching       Interleaving       Encoding	⊖ FPGA	Software	Input (	00100011010010001000101110
Block Diagram of 5G Channel Encoder	RUN		** Codeword length i ** Number of input b	is only 864 bits. bit is only 32 bits.
Input     CRC Encoding     CRC Interleaving     Polar Sequencing       →     →     →     →       Rate Matching     Sub-Block Interleaving     Polar Encoding		Block Diagram o	f 5G Channel Encod	er
Rate Sub-Block Polar Matching Interleaving Encoding	Input	CRC Encoding	CRC Interleaving	Polar Sequencing
		Rate Matching	Sub-Block Interleaving	Polar Encoding

รูปที่ 4.224 หน้าต่างแสดงรายการพารามิเตอร์กรณีการเข้ารหัสช่องสัญญาณ โดยใช้ 5G Polar Encoder – Broadcast

หลังจากที่ผู้ใช้ป้อนพารามิเตอร์และอินพุตเสร็จสิ้น ในกรณีที่ต้องการเข้ารหัสโดยใช้ชุด ซอฟต์แวร์ ผู้ใช้จะต้องกดเลือก "Software" ก่อนกดปุ่ม "RUN" ดังแสดงในรูปที่ 4.225 และ หลังจากกดปุ่ม "RUN" โปรแกรมจะทำการเข้ารหัสโดยใช้ชุดซอฟต์แวร์การเข้ารหัสตามมาตรฐาน 5G และแสดงผลลัพธ์ของแต่ละขั้นตอนในบล็อกไดอะแกรม ดังแสดงในรูปที่ 4.226 – 4.228

	5G Encoder				-	- 0	×
	โครงการพัฒนาอุปกร สำหรับสื่อการสอนและ www.channelcoding.o	ณ์เข้ารหัสช่องสัญย การต่อยอดเชิงพาย com	บาณมาต ณิชย <i>์</i>	กรฐาน 5G	Nano.	אין איז	
	ได้รับทุนอุดหนุนจาก กองทุนวิจั เพื่อประโยชน์สาธารณะ (สำนักง	ยและพัฒนากิจการกระจายเสี าน กสทช.)	ไขง กิจการโท	รทัศน์ และกิจการโ	ทรคมนาคม		
	5G Channel Er	ncoder		Configurati	on Parame	eters	
	5G LDPC Encoder - Dowr	link/Uplink v	G	50	Rat	e 0.5	
	⊖ FPGA	Software	Qm	1 ~	I_LE	BRM 0	~
	RUN		Input	1 ~	01100	a 0	~
		Block Diagram of	5G Chan	nel Encoder			
		000					
	Input	Encoding	Seg	de Block mentation	Code CRC Er	Block	
	-		→		→		]
	Code Block Concatenation	Bit Interleaving	N	Rate latching	L	.DPC coding	
	•		+		+		]
	รูปที่	4.225 การเ	เลือกวิ	วิธีการเข้	้ารหัส		
	0						
	5G Encoder				_	- □	×
	โครงการพัฒนาอปกร	ณ์เข้ารหัสช่องสัญ	บาณมาเ	กรธาน 5G	<b>KAN</b>	•	
1	สำหรับสื่อการสอนและ	การต่อยอดเชิงพา	ณิชย์	-	nans,	mula.	
	www.cnanneicoding.( ใต้รับทุนอุดหนุนจาก กองทุนวิจั เพื่อประโยชน์สาธารณะ (สำนักง	com ยและพัฒนากิจการกระจายเส่ าน กสหช.)	ไขง กิจการโท	รทัศน์ และกิจการโ	ทรคมนาคม		
	5G Channel Er	icoder		Configurati	on Param	eters	
[	5G Polar Encoder - Down	link v	Codewo	rd Length	40		
	⊖ FPGA	O Software	RNTI	0000000000	00000		
	RUN		Input	00000100010	11100		
		Block Diagram of	5G Chan	nel Encoder			
	Input	CRC Encoding	Sci	CRC rambling	( Inter	CRC rleaving	
	0000010001011100	00000100010111000	→ 00000	0100010111000	→ 001000	0000011000	
						Ŧ	
	Rate Matching	Sub-Block Interleaving	Ene	olar coding	F Seq	olar uencing	
	01010011011110001	01010011011110001	• 01010	0001111110001	• 001000	0000011000	
					Encode Encode	ed by Softwa ed by FPGA	re

รูปที่ 4.226 ผลลัพธ์การเข้ารหัสช่องสัญญาณโดยใช้ 5G Polar Encoder – Downlink

5G Encoder				- 0	$\times$
โครงการพัฒนาอุปกระ สำหรับสื่อการสอนและเ www.channelcoding.c ได้รับหุนอุดหนุนจาก กองหุนจิฆ่อ เพื่อประโยชน์สารารณะ (สำนักงา	น์เข้ารหัสช่องสัญถุ การต่อยอดเชิงพาถ์ om และพัฒนากิจการกระจายเสีย น กสพช.)	<b>บาณมาต</b> ใชย์ พ กิจการโทร	รฐาน 5G ที่ ทัศน์ และกิจการโทรดเ	มี สุทธ. 🧆 🥢 เหมาคม	
5G Channel En	coder		Configuration I	Parameters	
5G Polar Encoder - Uplink	~	Codewor	d Length	40	
○ FPGA	<ul> <li>Software</li> </ul>	Input	000001000101110	0	
RUN	Block Diagram of S	5G Chanr	nel Encoder		
Input	Segmentation	E	CRC ncoding	Polar Sequencing	
0000010001011100	00000100,01011100	000001	100100111,01( 🔶	000000000000000000000000000000000000000	0
Rate Matching	Sub-Block Interleaving	E	Polar ncoding	↓ Parity Check	
00001111000011111	10010000111110011	100100	011001110011 🗲	000000000000000000000000000000000000000	0
Channel Interleaving	Code Block Concatenation 00010110010010000			Encoded by Softwa Encoded by FPGA	ire

รูปที่ 4.227 ผลลัพธ์การเข้ารหัสช่องสัญญาณโดยใช้ 5G Polar Encoder – Uplink

	์กงาน กสทช.)		
5G Channel	Encoder	Configu	ration Parameters
5G Polar Encoder - Bro	adcast $\checkmark$	Codeword Length	864
○ FPGA	Software	Input	0100110100111101101001100
RUN	١	** Codeword lengt ** Number of input	n is only 864 bits. ; bit is only 32 bits.
	Block Diagram	of 5G Channel Enco	der
Input	CRC Encoding	CRC Interleaving	Polar Sequencing
10101001001101001	➡ 1010100100110100	11001110001111	
	Rate Matching	Sub-Block Interleaving	● Polar Encoding

รูปที่ 4.228 ผลลัพธ์การเข้ารหัสช่องสัญญาณโดยใช้ 5G Polar Encoder – Broadcast

# 4.4 ผลการทดสอบชุดวงจรการเรียนรู้การสื่อสารดิจิทัลที่มีการเข้ารหัสช่องสัญญาณ

### มาตรฐาน 5G

4.4.1 ชุดวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อการเข้ารหัสช่องสัญญาณ ชนิด LDPC Codes

จากการออกแบบและสร้างชุดวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้ เพื่อเชื่อมต่อข้อมูลระหว่างผู้ใช้งานผ่านส่วนต่อประสานกราฟิกกับผู้ใช้กับวงจรเข้ารหัสช่องสัญญาณ ชนิดรหัส LDPC ผลการทดสอบการแสดงผลลัพธ์ของวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับ ผู้ใช้ ผู้ใช้งานจะเริ่มเลือกวิธีการเข้ารหัส เลือกตัวเข้ารหัส และกรอกพารามิเตอร์และอินพุต ลงบนส่วน ต่อประสานกราฟิกกับผู้ใช้ดังรูปที่ 4.229



รูปที่ 4.229 หน้าแรกของส่วนต่อประสานกราฟิกกับผู้ใช้

จากรูปที่ 4.229 ผู้ใช้งานสามารถเลือกวิธีการเข้ารหัสชนิดต่าง ๆ ได้จากเมนู drop down และเลือกตัวเข้ารหัสได้จากปุม radio หัวข้อนี้เลือกวิธีการเข้ารหัส "5G LDPC Encoder -Downlink/Uplink" และเลือกตัวเข้ารหัส "FPGA" หลังจากเลือกวิธีการเข้ารหัสที่ต้องการ ส่วนต่อ ประสานกราฟิกกับผู้ใช้จะแสดงส่วนการรับค่าพารามิเตอร์และอินพุต และส่วนการแสดงผลที่ สอดคล้องกับรหัสช่องสัญญาณที่ถูกเลือก ดังรูปที่ 4.230

ร่ำหรับสื่อการสอนแล www.channelcoding. ด้รับทุนอุดหนูนจาก กองทุนวิช ที่อประโยชน์สาธารณะ (สำนัก	ะการต่อยอดเชิงพาย .com เขและพัฒนากิจการกระจายเสี เวน กสทช.)	นิชย์ มง กิจการโทรทัศน์ และกิจกา	กักการีการคมนาคม
5G Channel E	ncoder	Configura	tion Parameters
5G LDPC Encoder - Dow	nlink/Uplink ~	G 50	Rate 0.5
FPGA     O Software		Qm 1 ~	I_LBRM 0 ~
RUN		N_L 1 ~	rv_id 0 ∽
	Block Diagram of	Input	ır
Input	CRC Encoding	Code Block Segmentation	Code Block CRC Encoding
Code Block Concatenation	Bit Interleaving	Rate Matching	→ LDPC Encoding
•	•	+	

รูปที่ 4.230 ผู้ใช้งานเลือกวิธีการเข้ารหัส "5G LDPC Encoder - Downlink/Uplink" และเลือกตัวเข้ารหัส "FPGA"

จากรูปที่ 4.230 ผู้ใช้งานสามารถกรอกค่าพารามิเตอร์และอินพุตที่ต้องการเข้ารหัสในส่วน การรับค่าพารามิเตอร์และอินพุต หัวข้อนี้จะกรอกค่าพารามิเตอร์และอินพุตดังรูปที่ 4.231

โครงการพัฒนาอุปก สำหรับสื่อการสอนแล www.channelcoding. ได้ชับขออขบนราก กองชนวิ	รณ์เข้ารหัสช่องสัญ เะการต่อยอดเชิงพ .com ถ้าและพัฒนากิจการกระจาย	มญาณ าณิชป แล้น กิจ	มาตรฐาน 5G 	Seuureu
เพื่อประโยชน์สาธารณะ (สำนัก	งาน กสทซ.)			
5G Channel E	ncoder		Configuratio	on Parameters
5G LDPC Encoder - Dow	nlink/Uplink ~	G	50	Rate 0.5
FPGA     O Software		Qm	1 ~	I_LBRM 0 V
DUN		N_L	1 ~	rv_id 0 ~
KUN		Inp	ut [	
	Block Diagram of	of 5G C	hannel Encoder	
Input	CRC Encoding	7 -	Code Block Segmentation	Code Block CRC Encoding
-		→		→
Code Block Concatenation	Bit Interleaving		Rate Matching	LDPC Encoding
•	•	+		<b>-</b>

รูปที่ 4.231 ผู้ใช้งานกรอกค่าพารามิเตอร์และอินพุตในส่วนการรับค่าพารามิเตอร์และอินพุต สำหรับรหัส LDPC จากรูปที่ 4.231 ก่อนการกดปุ่ม "RUN" เพื่อส่งข้อมูลจากคอมพิวเตอร์ไปยังวงจรเข้ารหัส FPGA วงจรเข้ารหัสต้องทำการล้างข้อมูลที่ค้างในวงจรเข้ารหัสเสมอ โดยการกดปุ่ม "Key1" แสดงดัง รูปที่ 4.232 จากนั้นผู้ใช้งานสามารถส่งข้อมูลจากคอมพิวเตอร์ไปยังวงจรเข้ารหัส FPGA ได้โดยการกด ปุ่ม "RUN" ส่วนต่อประสานกราฟิกกับผู้ใช้ ดังรูปที่ 4.233



รูปที่ 4.232 การกดปุ่ม "Key1" เพื่อล้างค่าที่ค้างในวงจรเข้ารหัส FPGA

vww.channelcoding ด้รับหุนอุดหนุนจาก กองหุนวิ ที่อประโยชน์สาธารณะ (สำนัก	.COM ฉัยและพัฒนากิฉการกระจาย งาน กสทช.)	เสียง กิจการ์โ	ทรทัศน์ และกิจการโท	nans. nnua. 🔨 รดมนาดม
5G Channel E	ncoder		Configuratio	n Parameters
5G LDPC Encoder - Dov	nlink/Uplink ~	G	50	Rate 0.5
• FPGA	○ Software	Qm	1 ~	I_LBRM 0
RUN		N_L	1 ~	rv_id 0
		🕻 Input	0100000111111	11111010111000110011
	Block Diagram of	of 5G Cha	nnel Encoder	
Input	CRC Encoding	Se	ode Block gmentation	Code Block CRC Encoding
Code Block Concatenation	Bit Interleaving	] <b>→</b> ['	Rate Matching	LDPC Encoding
		<b>←</b>	•	•

รูปที่ 4.233 การกดปุ่ม "RUN" เพื่อส่งข้อมูลจากคอมพิวเตอร์ไปยังวงจรเข้ารหัส FPGA

จากรูปที่ 4.233 หลังการกดปุ่ม "RUN" ข้อมูลจะถูกส่งไปยังวงจรเข้ารหัส FPGA และทำการ เข้ารหัส LDPC เมื่อทำการเข้ารหัสเสร็จสิ้น วงจรจะแสดงสีบนหลอด LED จำนวน 8 ดวงทางขวา ดังรูปที่ 4.234



รูปที่ 4.234 หลอด LED 8 ดวงทางขวาติด เพื่อบ่งบอกถึงการเข้ารหัสในวงจรเข้ารหัส FPGA เสร็จสิ้น

จากรูปที่ 4.234 จะถือว่าวงจรเข้ารหัส FPGA ทำการเข้ารหัสเสร็จสิ้น ผู้ใช้งานจะสามารถกด ปุ่ม "Key0" เพื่อส่งผลลัพธ์การเข้ารหัส LDPC จากวงจรเข้ารหัส FPGA ไปยังคอมพิวเตอร์ได้ ดังรูปที่ 4.235



รูปที่ 4.235 การกดปุ่ม "Key0" เพื่อส่งผลลัพธ์จากวงจรเข้ารหัส FPGA ไปยังคอมพิวเตอร์

จากรูปที่ 4.235 หลังจากการกดปุ่ม "Key0" วงจรเข้ารหัส FPGA จะส่งผลลัพธ์การเข้ารหัส LDPC กลับไปยังคอมพิวเตอร์รูปแบบซีเรียล ส่วนต่อประสานกราฟิกกับผู้ใช้บนคอมพิวเตอร์จะ ประมวลผลข้อมูลที่ได้รับมาและแสดงผลลัพธ์การเข้ารหัส LDPC ของแต่ละกระบวนการเข้ารหัสบน ส่วนการแสดงผลดังรูปที่ 4.236

ข้างการพุฒนาอุบก ข้าหรับสื่อการสอนแล vww.channelcoding	รณเขารหลชองสญร ะการต่อยอดเชิงพาร .com วันและชัดแนวกิลกรรกระลายเสื	บาณมาต นิชย์ พ.อิออร์พ	กรัฐาน 5G	nans. mi	ั่น ปส.
พื่อประโยชน์สาธารณะ (สำนัก 5G Channel E	งาน กสทช.) ncoder		Configuratio	n Paramete	ers
5G LDPC Encoder - Dow	nlink/Uplink ~	G	50	Rate	0.5
FPGA	○ Software	Qm	1 ~	I_LBRI	M 0 ~
RUN		N_L	1 ~	rv_id	0 ~
		Input	0100000111111	111101011100	00110011100
	Block Diagram of	5G Chan	nel Encoder		
	CRC	Co Seg	de Block mentation	Code B	lock
Input	Encouning	5			ounig
Input	11011001110110100	♦ 11011	001110110100	11011001	110110100
Input [11011001110110100] Code Block Concatenation	Bit Interleaving		Rate atching	11011001 LDI Enco	110110100 PC ding
Input [11011001110110100] Code Block Concatenation 00100111111011001	Bit Interleaving	→ 11011 M	Rate atching	11011001 LDI Enco	110110100 PC ding 00111111
Input [11011001110110100] Code Block Concatenation 00100111111011001	Bit Interleaving 0010011111101001	→ 11011 M	001110110100 Rate atching	11011001 LDI Enco	110110100 PC ding 00111111

รูปที่ 4.236 ส่วนต่อประสานกราฟิกกับผู้ใช้แสดงผลลัพธ์ของแต่ละกระบวนการเข้ารหัส LDPC

4.4.2 ชุดวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้เพื่อการเข้ารหัสช่องสัญญาณ ชนิด Polar Codes

จากการออกแบบและสร้างชุดวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้ เพื่อ เชื่อมต่อข้อมูลระหว่างผู้ใช้งานผ่านส่วนต่อประสานกราฟิกกับผู้ใช้กับวงจรเข้ารหัสช่องสัญญาณชนิด รหัส Polar ผลการทดสอบการแสดงผลลัพธ์ของวงจรเข้ารหัสร่วมกับส่วนต่อประสานกราฟิกกับผู้ใช้ ผู้ใช้งานจะเริ่มเลือกวิธีการเข้ารหัส เลือกตัวเข้ารหัส และกรอกพารามิเตอร์และอินพุต ลงบนส่วนต่อ ประสานกราฟิกกับผู้ใช้ดังรูปที่ 4.237

โครงการพัฒนาอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอนและการต่อยอดเชิงพาณิชย์ www.channelcoding.com ได้รับทุนอุดหนุนจาก กองหุนวิจัยและพัฒนากิจการกระจายเสียง กิจการโทรทัศน์ และกิจการโทรคมนาคม เพื่อประโยชน์สารารณะ (สำนักงาน กลทช.) 5G Channel Encoder Configuration Parameters
เพื่อประโยชน์สารารณะ (ส่านักงาน กสพช.) 5G Channel Encoder Configuration Parameters
FPGA Osoftware
RUN

รูปที่ 4.237 หน้าแรกของส่วนต่อประสานกราฟิกกับผู้ใช้

จากรูปที่ 4.237 ผู้ใช้งานสามารถเลือกวิธีการเข้ารหัสชนิดต่าง ๆ ได้จากเมนู drop down และเลือกตัวเข้ารหัสได้จากปุ่ม radio หัวข้อนี้เลือกวิธีการเข้ารหัสทั้ง 3 ชนิด "5G Polar Encoder -Broadcast" "5G Polar Encoder - Downlink" และ "5G Polar Encoder - Uplink" และเลือก ตัวเข้ารหัส "FPGA" หลังจากเลือกวิธีการเข้ารหัสที่ต้องการ ส่วนต่อประสานกราฟิกกับผู้ใช้จะแสดง ส่วนการรับค่าพารามิเตอร์และอินพุต และส่วนการแสดงผลที่สอดคล้องกับรหัสซ่องสัญญาณที่ถูก เลือก แสดงดังรูปที่ 4.238 – 4.240

ได้รับทุนอุดหนุนจาก กอ เพื่อประโยชน์สาธารณะ (i 5G Chann	เทนวิจัยและพัฒนากิจการกระจ สำนักงาน กสทช.) el Encoder	ายเสียง กิจการ์โทรทัสน์ และกิจการ์โท Configurati	กรดมนาคม on Parameters
5G Polar Encoder -	Broadcast V	Codeword Length	864
FPGA	◯ Software	Input	
RUN		** Codeword length is o ** Number of input bit i	nly 864 bits. s only 32 bits.
	Block Diagram	of 5G Channel Encoder	
Input	CRC Encoding	CRC Interleaving	Polar Sequencing
		_]➡'	+
	Rate Matching	Sub-Block Interleaving	Polar Encoding
		+	+

รูปที่ 4.238 ผู้ใช้งานเลือกวิธีการเข้ารหัส "5G Polar Encoder - Broadcast" และเลือกตัวเข้ารหัส "FPGA"



รูปที่ 4.239 ผู้ใช้งานเลือกวิธีการเข้ารหัส "5G Polar Encoder - Downlink" และเลือกตัวเข้ารหัส "FPGA"

				-	L
โครงการพัฒนาอุปก ร่าหรับสื่อการสอนแล www.channelcoding ด้รับทุนอุดหนูแจาก กองทุแว้ ท่อประโยชน์สาธารณะ (ส่านัก	รณ์เข้ารหัสช่องสัญร ละการต่อยอดเชิงพาร เ.com เล่มและพัฒนากิลการกระลามเสื พาน กสพช.)	บาณมาตรฐาน 5G นิชย์ มง กิจการ์พรทัศน์ และกิจการ์	ท่อกเล	<u>ດກາປສ.</u>	
5G Channel E	Encoder	Configurat	ion Pa	rameters	
5G Polar Encoder - Uplin	nk ~	Codeword Length	4	0	
• FPGA	○ Software	Input [			
RUN					
Input	Block Diagram of Segmentation	5G Channel Encoder CRC Encoding	r	Polar Sequenci	ng
Input	Block Diagram of Segmentation	5G Channel Encoder CRC Encoding		Polar Sequenci	ng
Input Rate Matching	Block Diagram of Segmentation	5G Channel Encoder CRC Encoding → Polar Encoding	→[	Polar Sequenci Parity Check	ng

รูปที่ 4.240 ผู้ใช้งานเลือกวิธีการเข้ารหัส "5G Polar Encoder - Uplink" และเลือกตัวเข้ารหัส "FPGA"

จากรูปที่ 4.238 – 4.240 ผู้ใช้งานสามารถกรอกค่าพารามิเตอร์และอินพุตที่ต้องการเข้ารหัส ในส่วนการรับค่าพารามิเตอร์และอินพุต หัวข้อนี้จะกรอกค่าพารามิเตอร์และอินพุตดังรูปที่ 4.241 – 4.243

โครงการพัฒนาอุเ ส่าหรับสื่อการสอน www.channelcodi ได้รับหูนอุดหนูแจาก กอห เพื่อประโยชน์กรารกะ (ส่	ปกรณ์เข้ารหัสช่องสัต และการต่อยอดเชิงพ ng.com ๆแว้จัมและพัฒนากิจการกระจา นั้กงาน กลพช.)	บูญาณมาตรฐาน 5G าณิชย์ แล้ยเ กิจการ์เหรรัสน์ และกิจการ่	🦉 🖄 กาปส.
5G Channe	Encoder	Configurat	ion Parameters
5G Polar Encoder - B	roadcast ~	Codeword Length	864
FPGA     O Software		Input	
Input	Block Diagram	** Number of input bit of 5G Channel Encoder CRC	r Polar
	Rate Matching	Sub-Block	→ Polar Encoding
			<b>+</b>

รูปที่ 4.241 ผู้ใช้งานกรอกค่าพารามิเตอร์และอินพุตในส่วนการรับค่าพารามิเตอร์ และอินพุต สำหรับรหัส Polar ช่องสัญญาณ Broadcast

www.channelcoding ได้รับทุนอุดหนุนจาก กองทุนวิ พื่อประโยชน์สาธารณะ (สำนัก	.com จัยและพัฒนากิจการกระจายเสีย งาน กสพช.)	ง กิจการโทรทัศน์ และกิจการโท	าสกอ. าการถ. 🤇	
5G Channel E	ncoder	Configuratio	Parameters	
5G Polar Encoder - Dow	nlink ~	Codeword Length	40	
FPGA     O Software		RNTI 000000000000000		
RUN		Input		
Input	CRC Encoding	CRC Scrambling	CRC Interleaving	
	•	•	→	
Rate Matching	Sub-Block Interleaving	Polar Encoding	Polar Sequencing	

รูปที่ 4.242 ผู้ใช้งานกรอกค่าพารามิเตอร์และอินพุตในส่วนการรับค่าพารามิเตอร์ และอินพุต สำหรับรหัส Polar ช่องสัญญาณ Downlink

ครงการพฒนาอุปก ไาหรับสื่อการสอนแข www.channelcoding ด้รับทุนอุดหนูแจาก กองทุนใ ข้อประโยชน์สาธารณะ (สำนั	รณ์เข้ารห้สช่องสัญญา ละการต่อยอดเชิงพาณิจ i.com เจ้มและพัฒนากิจการกระจายเสียง พาน กสพช.)	เณมาตรฐาน 5G ชย์ กิจการโทรทัศน์ และกิจการโทร	รียมนาคม
5G Channel I	Encoder	Configuratio	n Parameters
5G Polar Encoder - Upli	nk v	Codeword Length	40
• FPGA	◯ Software	nput	h
	Block Diagram of 50	G Channel Encoder	
Input		CRC Encoding	Polar Sequencing
Input Rate Matching	Segmentation → Sub-Block Interleaving	CRC Encoding Polar Encoding	Polar Sequencing Parity Check

รูปที่ 4.243 ผู้ใช้งานกรอกค่าพารามิเตอร์และอินพุตในส่วนการรับค่าพารามิเตอร์ และอินพุต สำหรับรหัส Polar ช่องสัญญาณ Uplink จากรูปที่ 4.241 - 4.243 ก่อนการกดปุ่ม "RUN" เพื่อส่งข้อมูลจากคอมพิวเตอร์ไปยังวงจร เข้ารหัส FPGA วงจรเข้ารหัสต้องทำการล้างข้อมูลที่ค้างในวงจรเข้ารหัสเสมอ โดยการกดปุ่ม "Key1" แสดงดังรุปที่ 4.244 จากนั้นผู้ใช้งานสามารถส่งข้อมูลจากคอมพิวเตอร์ไปยังวงจรเข้ารหัส FPGA ได้ โดยการกดปุ่ม "RUN" ส่วนต่อประสานกราฟิกกับผู้ใช้ ดังรูปที่ 4.245 – 4.247



รูปที่ 4.244 การกดปุ่ม "Key1" เพื่อล้างค่าที่ค้างในวงจรเข้ารหัส FPGA

สำหรับสื่อการสอน www.channelcod ได้รับทุนอุดหนุนจาก กอง เพื่อประโยชน์สาธารณะ (ม	แและการต่อยอดเชิงเ ing.com ทุนวิจัยและพัฒนากิจการกระจ กำนักงาน กสทช.)	พาณิชย์ เายเสียง กิจการ์โทรทัศน์ และกิเ	<b>การ์</b> พรคมนาคม
5G Chann	el Encoder	Configu	ration Parameters
5G Polar Encoder - E	Broadcast 🗸	Codeword Length	864
FPGA     O Software		Input	1000100000111010100010000
Input	CRC Encoding	CRC Interleaving	Polar Sequencing
	Rate Matching	Sub-Block	→ Polar Encoding
		_←	+

รูปที่ 4.245 การกดปุ่ม "RUN" เพื่อส่งข้อมูลจากคอมพิวเตอร์ไปยังวงจรเข้ารหัส FPGA สำหรับรหัส Polar ช่องสัญญาณ Broadcast

สำหรับสือการส www.channelco ใด้รับหุนอุดหนุนจาก ก เพื่อประโยชน์สาธารณ	อนและการต่อยอดเชิ oding.com เองหุนวิจัยและพัฒนากิจการกร ะ (สำนักงาน กสหช.)	งพาณิชย์ สลายเสียง กิจการ์โท	เรทัศน์ และกิจการ์โห	ที่สุกษ. กทุปส.
5G Char	nnel Encoder		Configuratio	on Parameters
5G Polar Encoder	- Downlink ~	Codewo	ord Length	40
FPGA     O Software		RNTI	00000000000	0000
DUN		Input	Input 000110000000101	
Input	CRC Encoding	g Sc	CRC rambling	CRC Interleaving
Rate	Sub-Blo	<b>→</b>	Polar	✦ Polar
Matching	Interleav	ing En	coding	Sequencing

รูปที่ 4.246 การกดปุ่ม "RUN" เพื่อส่งข้อมูลจากคอมพิวเตอร์ไปยังวงจรเข้ารหัส FPGA สำหรับรหัส Polar ช่องสัญญาณ Downlink

โครงการพัฒนาอุเ สำหรับสื่อการสอน www.channelcodi	ปกรณ์เข้ารหัสช่องสัญญ และการต่อยอดเชิงพาถ์ ng.com	ุ่ภณมาตรฐาน 5G โชย์	👻 🖄 🥢
ได้รับทุนอุดหนุนจาก กองทุ เพื่อประโยชน์สาธารณะ (สำ	ุนวิจัยและพัฒนากิจการกระจาบเสีย เน้กงาน กสทช.)	ง กิจการโทรทัศน์ และกิจการโทร	คมนาคม
5G Channe	I Encoder	Configuratio	n Parameters
5G Polar Encoder - U	plink ~	Codeword Length	40
FPGA	◯ Software	Input 1111001110001	100
RU	N		
	Block Diagram of S	iG Channel Encoder	
Input	Segmentation	CRC Encoding	Polar Sequencing
Input	Segmentation	CRC Encoding	Polar Sequencing
Input Rate Matching	Segmentation	CRC Encoding	Polar Sequencing Parity Check

รูปที่ 4.247 การกดปุ่ม "RUN" เพื่อส่งข้อมูลจากคอมพิวเตอร์ไปยังวงจรเข้ารหัส FPGA สำหรับรหัส Polar ช่องสัญญาณ Uplink จากรูปที่ 4.245 – 4.247 หลังการกดปุ่ม "RUN" ข้อมูลจะถูกส่งไปยังวงจรเข้ารหัส FPGA และทำการเข้ารหัส Polar สำหรับช่องสัญญาณต่าง ๆ เมื่อทำการเข้ารหัสเสร็จสิ้น วงจรจะแสดงสีบน หลอด LED จำนวน 8 ดวงทางขวา ดังรูปที่ 4.248



รูปที่ 4.248 หลอด LED 8 ดวงทางขวาติด เพื่อบ่งบอกถึงการเข้ารหัสในวงจรเข้ารหัส FPGA เสร็จสิ้น

จากรูปที่ 4.248 จะถือว่าวงจรเข้ารหัส FPGA ทำการเข้ารหัสเสร็จสิ้น ผู้ใช้งานจะสามารถกด ปุ่ม "Key0" เพื่อส่งผลลัพธ์การเข้ารหัส Polar ช่องสัญญาณต่าง ๆ จากวงจรเข้ารหัส FPGA ไปยัง คอมพิวเตอร์ได้ ดังรูปที่ 4.249



รูปที่ 4.249 การกดปุ่ม "Key0" เพื่อส่งผลลัพธ์จากวงจรเข้ารหัส FPGA ไปยังคอมพิวเตอร์

จากรูปที่ 4.249 หลังจากการกดปุ่ม "KeyO" วงจรเข้ารหัส FPGA จะส่งผลลัพธ์การเข้ารหัส Polar ช่องสัญญาณต่าง ๆ กลับไปยังคอมพิวเตอร์รูปแบบซีเรียล ส่วนต่อประสานกราฟิกกับผู้ใช้บน คอมพิวเตอร์จะประมวลผลข้อมูลที่ได้รับมาและแสดงผลลัพธ์การเข้ารหัส Polar ช่องสัญญาณต่าง ๆ ของแต่ละกระบวนการเข้ารหัสบนส่วนการแสดงผลดังรูปที่ 4.250 – 4.252

เพื่อประโยชน์สาธาร	า กองทุนวิจัยและพัฒนากิจการกระจ ณะ (สำนักงาน กสทช.)	ายเสียง กิจการโทรทัศน์ และกิจ	การโทรคมนาคม
5G Ch	annel Encoder	Configu	ration Parameters
5G Polar Encod	er - Broadcast 🛛 🗸	Codeword Length	864
• FPGA	◯ Software	Input	0111110000010011011100001
	RUN	** Codeword length ** Number of input	i is only 864 bits. bit is only 32 bits.
	Block Diagram	of 5G Channel Enco	der
Input	CRC Encoding	CRC Interleaving	Polar Sequencing
111111011111	111111011111000	111111100000110	
	Rate	Sub-Block	◆ Polar Encoding

รูปที่ 4.250 ส่วนต่อประสานกราฟิกกับผู้ใช้แสดงผลลัพธ์ของแต่ละ กระบวนการเข้ารหัส Polar ช่องสัญญาณ Broadcast

www.channelcodin ได้รับทุนอุดหนุนจาก กองทุน พื่อประโยชน์สาธารณะ (สำนั	g.com วิจัยและพัฒนากิจการกระจาย ักงาน กสทช.)	เสียง กิจการโง	เรทัศน์ และกิจการ์	<mark>กสกธ</mark> . ทรดมนาคม	กทบส.	-
5G Channel	Encoder		Configurat	ion Para	meters	
5G Polar Encoder - Do	wnlink ~	Codewo	ord Length	40		
FPGA	◯ Software	RNTI	0000000000	00000		
RUN	J	Input	10001001111	00101		_
Input	CRC Encoding	Sc	CRC rambling	CRC Interleaving		
10001001111001010	10001001111001010	➡ 1000	1001111001010	➡ 0001	1010110100	010
Rate Matching	Sub-Block Interleaving	F En	olar coding	Se	₽olar equencing	
01100101111111110	0110010111111110	1000	0001111111111	<b>4</b> 0001	1010110100	010

รูปที่ 4.251 ส่วนต่อประสานกราฟิกกับผู้ใช้แสดงผลลัพธ์ของแต่ละ กระบวนการเข้ารหัส Polar ช่องสัญญาณ Downlink

ครงการพัฒนาอุป ่าหรับสื่อการสอนเ	กรณ์เข้ารหัสช่องสัก เละการต่อยอดเชิงพ	บญาณมาต เาณิชย์	กรฐาน 5G	1000 D	Sector Se	
ww.channelcodir	ng.com			Tienb.		
ด้รับทุนอุดหนุนจาก กองทุ ข้อประโยชน์สาธารณะ (สำ	นวิจัยและพัฒนากิจการกระจา นักงาน กสทช.)	ยเสียง กิจการโท	รทัศน์ และกิจการไ	โทรคมนาคม		
FC Channel	Encoder		Configurat	ion Doro	matara	
56 Channel	Elicodel		Configurat		meters	
5G Polar Encoder - Up	olink 🗸	Codewo	rd Length	40		
🖲 FPGA	◯ Software	Input	10001001111	100101		
RU	N					
	Pleak Diagram	of FC Chan	nal Encodor	2		
	Block Diagram	of 5G Chan	nel Encoder	t		
Input	Block Diagram	of 5G Chan	nel Encoder		Polar	
Input	Block Diagram Segmentation	of 5G Chan E	CRC CRC	s	Polar equencin	ng
Input	Block Diagram Segmentation 10001001,1110010	of 5G Chan E	CRC CRC Encoding	s	Polar equencin	ng 0000
Input 10001001111001010	Block Diagram Segmentation 10001001,1110010	of 5G Chan E	CRC Encoding	s ➡ 0000	Polar equencin	ng 0000
Input 10001001111001010 Rate	Block Diagram Segmentation → 10001001,1110010 Sub-Block	of 5G Chan E 1 ➡ 10001	CRC Encoding 001010011,11	s ➡ 0000	Polar equencin	<b>יg</b> 0000
Input 10001001111001010 Rate Matching	Block Diagram Segmentation → 10001001,1110010 Sub-Block Interleaving	of 5G Chan E 1 ➡ 10001	CRC Encoding 1001010011,11 <sup>1</sup> Polar Encoding	s → 0000	Polar equencin	<b>19</b>
Input 10001001111001010 Rate Matching 01101001100101101	Block Diagram Segmentation 10001001,1110010 Sub-Block Interleaving 0101011010011010	of 5G Chan E 1 → 10001 E E C ← 10000	CRC Encoding 001010011,111 Polar Encoding 0001111111111	r → 0000	Polar equencin	<b>19</b> 00000
Input 10001001111001010 Rate Matching 01101001100101101	Block Diagram Segmentation 10001001,1110010 Sub-Block Interleaving 0101011010011010	of 5G Chan E 1 → 10001 E 00 ← 10000	CRC Encoding 001010011,11 Polar Encoding 001111111111	s → 0000	Polar equencin	ng 00000
Input 10001001111001010 Rate Matching 011010011001101 Channel Interleaving	Block Diagram Segmentation  ↓ 10001001,1110010 Sub-Block Interleaving ↓ 0101011010011010 Code Block Concatenation	of 5G Chan E 1 → 10001 E 00 ← 100000	CRC Encoding 001010011,11 Polar Encoding	s → 0000	Polar equencin 0000000000 Parity Check	ng 00000
Input 10001001111001010 Rate Matching 01101001100101101 Channel Interleaving 0001001100011111	Block Diagram Segmentation	of 5G Chan E 1 → 10001 E 00 ← 10000	CRC Encoding 1001010011,111 Polar Encoding 1001111111111	s → 0000	Polar equencin	ng 00000

รูปที่ 4.252 ส่วนต่อประสานกราฟิกกับผู้ใช้แสดงผลลัพธ์ของแต่ละ กระบวนการเข้ารหัส Polar ช่องสัญญาณ Uplink

## บทที่ 5 สรุปผลการวิจัย และข้อเสนอแนะ

โครงการวิจัยนี้มีเป้าหมาย 2 ด้านได้แก่ 1) มิติด้านการศึกษาวิศวกรรมโทรคมนาคม และ 2) มิติด้านการพัฒนาอุปกรณ์โทรคมนาคมต้นแบบ โดยสรุปผลการวิจัยและข้อเสนอแนะของแต่ละ เป้าหมายมีดังต่อไปนี้

1) มิติด้านการศึกษาวิศวกรรมโทรคมนาคม

ทีมวิจัยมีความประสงค์ที่จะพัฒนาอุปกรณ์การศึกษาที่สอดคล้องกับเทคโนโลยีสื่อสารใน ปัจจุบัน โดยทีมวิจัยได้ศึกษามาตรฐาน 3GPP TS 38.212 ซึ่งกำหนดกระบวนการเข้ารหัสที่ใช้ใน ระบบสื่อสารยุค 5G จากนั้น ทีมวิจัยได้พัฒนาซอฟต์แวร์เข้ารหัสด้วยภาษา python และ matlab (รายชื่อซอฟต์แวร์แสดงในภาคผนวก ก และ ข) เพื่อให้นักศึกษาสามารถเลือกศึกษาภาษาที่ตนเอง ถนัด นอกจากนี้ ทีมวิจัยได้พัฒนาซอฟต์แวร์ประเภท GUI (รายละเอียดการใช้งานอยู่ในเอกสารแนบ ชื่อคู่มือการใช้งาน) เพื่อให้นักศึกษาสามารถเห็นผลลัพธ์ของการเข้ารหัสได้อย่างง่าย

ทีมวิจัยได้พัฒนาเว็บไซต์ www.channelcoding.com เพื่อเผยแพร่เนื้อหาความรู้ด้านการ เข้ารหัสช่องสัญญาณ รายละเอียดของมาตรฐาน 3GPP TS 38.212 และซอฟต์แวร์เข้ารหัสที่ทีมวิจัย ได้พัฒนาขึ้น นอกจากนี้ ทีมวิจัยได้นำซอฟต์แวร์ไปใช้ประกอบการสอนในหลักสูตรที่เกี่ยวข้องกับ วิศวกรรมโทรคมนาคม เช่น หลักสูตรวิศวกรรมโทรคมนาคม ของสถาบันเทคโนโลยีพระจอมเกล้าเจ้า คุณทหารลาดกระบัง เป็นต้น (รายละเอียดอยู่ในภาคผนวก ง)

ทีมวิจัยคาดหวังว่าซอฟต์แวร์ที่พัฒนาขึ้นจะสามารถทำให้นักศึกษาไทยที่ศึกษาในด้าน วิศวกรรมโทรคมนาคมมีความรู้ความเข้าใจเทคโนโลยีที่ใช้อยู่ในปัจจุบัน และก่อให้เกิดแรกผลักดันที่ ทำให้นักศึกษาอยากที่จะพัฒนาเทคโนโลยีด้านวิศวกรรมโทรคมนาคมขึ้นมาใช้งานเอง

2) มิติของการพัฒนาอุปกรณ์โทรคมนาคมต้นแบบ

ทีมวิจัยมีความประสงค์ที่จะพัฒนาอุปกรณ์เข้ารหัสที่สามารถนำไปต่อเชิงพาณิชย์ได้ ทีมวิจัย จึงนำข้อกำหนดการเข้ารหัสมาตรฐาน 3GPP TS 38.212 มาพัฒนาบน chip ประเภท FPGA โดยทีม วิจัยได้เลือกใช้ภาษา VHDL (รายชื่อวงจรแสดงในภาคผนวก ค) ทั้งนี้ ภาษา VHDL ที่พัฒนาขึ้นใน โครงการได้เผยแพร่ในเว็บไซต์ www.channelcoding.com เช่นกัน

ทีมวิจัยได้เผยแพร่การพัฒนาการเข้ารหัส 5G บน chip ประเภท FPGA ให้บริษัทไทย รับทราบถึงโอกาสและแนวทางการพัฒนาอุปกรณ์โทรคมนาคมต้นแบบ นอกจากนี้ ทีมวิจัยได้พัฒนา GUI (รายละเอียดการใช้งานอยู่ในเอกสารแนบชื่อคู่มือการใช้งาน) ให้เชื่อมกับอุปกรณ์ที่มี chip ประเภท FPGA เพื่อให้บริษัทและนักเรียกได้เห็นว่าอุปกรณ์สามารถทำงานได้จริง
ทีมวิจัยคาดหวังว่าต้นแบบวงจรเข้ารหัสมาตรฐาน 3GPP TS 38.212 มาพัฒนาบน chip ประเภท FPGA นี้จะถูกนำไปพัฒนาต่อยอดเป็น application ต่างๆ ตัวอย่างเช่น การพัฒนาอุปกรณ์ IoT ที่ใช้ระบบสื่อสาร 5G และการพัฒนา accelerator card ใน O-RAN เป็นต้น

#### บรรณานุกรม

- 3rd Generation Partnership Project (3GPP), "Multiplexing and channel coding,"
  3GPP 38.212 V.15.2.0, Jul 2018.
- [2] Saroch and Nontawat. "การใช้วิธี CRC (Cyclic Redundancy Checksum)" http://www.geoci ties.ws/boonsuwanno1995/page4.
- [3] Supakit. "เทคนิคการตรวจสอบความถูกต้องของข้อมูล" http://home.npru.ac.th/supakit/Slide\_71 22702/Error%20Detection.pdf.
- [4] 3GPP TS 38.214: "NR; Multiplexing and channel coding", Release 15.
- [5] รศ.ดร.ปิยะ โควินท์ทวีวัฒน์. "การสื่อสารดิจิทัล การเข้ารหัส ช่องสัญญาณ." http://home.npru.ac.th/ piya/DigitalComm/file/Lec1415.pdf.
- [6] กานต์ ศรีรัชตบูรณ์. "การออกแบบเมทริกซ์พาริตีเช็กของรหัสแอลดีพีซี" วิทยานิพนธ์ปริญญา วิศวกรรมศาสตร์มหาบัณฑิต, สาขาวิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์, จุฬาลงกรณ์ มหาวิทยาลัย, 2557.
- [7] Getsthiew. "ปฏิวัติการสื่อสารไทยด้วยเทคโนโลยี HSPA" http://tooktiktt.blogspot.com/2008/08 /hspa-high-speed-packet-access\_12.html.
- [8] คณะเจ้าหน้าที่บริษัท อสมท จำกัด. "ระบบสื่อสารดิจิตอลสำหรับงาน Broadcasting" http://dtv.mcot .net/techno\_one.php?dateone=1241680100.
- [9] ผศ.ดร.เวธิต ภาคย์พิสุทธิ์, รศ.ดร.ลัญฉกร วุฒิสิทธิกุลกิจ, ดร.พิสิฐ วินิชชานันท์, ศ.ดร.ปิยะ โค วินท์ ทวีวัฒน์. รหัสช่องสัญญาณในระบบสื่อสารไร้สายยุค 5G.
- [10] J. H. Bae, A. Abotabl, H. P. Lin, K. B. song, and J. Lee. "An overview of channel coding for 5G NR cellular communications." Cambridge University, 2019.
- [11] V. Bioglio, C. Condo and I. Land, "Design of Polar Codes in 5G New Radio," in IEEE Communications Surveys & Tutorials, pp. 1-1, Jan 2020.

## ภาคผนวก ก ซอฟต์แวร์เข้ารหัสช่องสัญญาณด้วย MATLAB

ซอฟต์ แวร์ เข้ารหัสช่องสัญญาณสามารถเข้าไปดาวน์โหลดได้ ที่เว็บไซต์ www.channelcoding.com โดยเข้าไปที่หน้าหลัก จากนั้นกด ชุดการเรียนรู้ > ชุดซอฟต์แวร์เข้ารหัส ช่องสัญญาณ 5G > ซอฟต์แวร์เข้ารหัสด้วยภาษา MATLAB จากนั้นดาวน์โหลดชุดซอฟต์แวร์ โดย ซอฟต์แวร์ทั้งหมดสามารถสรุปได้ตามตารางที่ 1

รหัส ช่องสัญญาณ	ซอฟต์แวร์	หน้าที่
	BitInterleaving.m	สลับตำแหน่งบิตข้อมูล
	CodeBlockConcatenation.m	ต่อเรียงบล็อกรหัส
	CRCEncoder0.m	เข้ารหัส CRC ทั่วไป
	CRCEncoder1.m	เข้ารหัส CRC ข้อมูลและคำนวณ
		ค่าพารามิเตอร์
I DPC codes	CRCEncoder2.m	เข้ารหัส CRC บล็อกรหัสและคำนวณ
LDFC COUES		ค่าพารามิเตอร์
	encodeLDPC5G.m	เข้ารหัส LDPC
	LDPCEncoding.m	เข้ารหัส LDPC และคำนวณค่าพารามิเตอร์
	matrix5G.m	สร้างเมทริกซ์ H ของ 5G แบบที่ 1
	matrix5GH.m	สร้างเมทริกซ์ H ของ 5G แบบที่ 2
	RateMatching.m	เลือกบิตเพื่อส่งและคำนวณค่าพารามิเตอร์

ตารางที่ 1 ซอฟต์แวร์เข้ารหัสช่องสัญญาณด้วย MATLAB

รหัส	สวงได้แกร์	22 d				
ช่องสัญญาณ	.061/1619	ทน เท				
	Sementation.m	แบ่งข้อมูมูลเป็นบล็อกรหัสย่อยและคำนวณ				
		ค่าพารามิเตอร์				
	test_5G_Transmission.m	ตัวอย่างการเรียกใช้ซอฟต์แวร์ และกำหนด				
		ค่าพารามิเตอร์				
	CodeBlockSegmentation.m	กระบวนการแบ่งย่อยบล็อกรหัส				
	CodedBitInterleaver.m	กระบวนการแทรกสลับบิตรหัสและการต่อ				
		บล็อกรหัส				
	CRCAttachment.m	กระบวนการเข้ารหัส การสแครมบลิง และ				
		การแทรกสลับ CRC				
Polar codes	polarEncoder.m	ไฟล์ชุดคำสั่งเพื่อกำหนดพารามิเตอร์และ				
		เรียกใช้โมดูลฟังก์ชัน				
	PolarEncoding.m	กระบวนการเข้ารหัสโพลาร์ การแทรกสลับ				
		บล็อกย่อย และการปรับอัตรารหัส				
	PolarSequencing.m	กระบวนการลำดับช่องสัญญาณย่อยและ				
		การคำนวณบิตพาริตี				

# ภาคผนวก ข ซอฟต์แวร์เข้ารหัสช่องสัญญาณด้วย PYTHON

ซอฟต์ แวร์ เข้ารหัสช่องสัญญาณสามารถเข้าไปดาวน์โหลดได้ ที่เว็บไซต์ www.channelcoding.com โดยเข้าไปที่หน้าหลัก จากนั้นกด ชุดการเรียนรู้ > ชุดซอฟต์แวร์เข้ารหัส ช่องสัญญาณ 5G > ซอฟต์แวร์เข้ารหัสด้วยภาษา PYTHON จากนั้นดาวน์โหลดชุดซอฟต์แวร์ โดย ซอฟต์แวร์ทั้งหมดสามารถสรุปได้ตามตารางที่ 2

รหัส	montá u o é	200				
ช่องสัญญาณ	ซอพตแวร	หนาท				
	BitInterleaving.py	สลับตำแหน่งบิตข้อมูล				
	CodeBlockConcatenation.py	ต่อเรียงบล็อกรหัส				
	CRCEncoder0.py	เข้ารหัส CRC ทั่วไป				
	CRCEncoder1.py	เข้ารหัส CRC ข้อมูลและคำนวณ				
		ค่าพารามิเตอร์				
	CRCEncoder2.py	เข้ารหัส CRC บล็อกรหัสและคำนวณ				
LDPC codes		ค่าพารามิเตอร์				
	encodeLDPC5G.py	เข้ารหัส LDPC				
	LDPCEncoding.py	เข้ารหัส LDPC และคำนวณค่าพารามิเตอร์				
	matrix5GH.py	สร้างเมทริกซ์ H ของ 5G แบบที่ 2				
	RateMatching.py	เลือกบิตเพื่อส่งและคำนวณค่าพารามิเตอร์				
	Segmentation.py	แบ่งข้อมูมูลเป็นบล็อกรหัสย่อยและคำนวณ				
		ค่าพารามิเตอร์				

ตารางที่ 2 ซอฟต์แวร์เข้ารหัสช่องสัญญาณด้วย PYTHON

รหัส ช่องสัญญาณ	ซอฟต์แวร์	หน้าที่				
	UserDataChannelCoding.py	 ตัวอย่างการเรียกใช้ซอฟต์แวร์ และกำหนด				
		ค่าพารามิเตอร์				
	CodeBlockSegmentation.py	กระบวนการแบ่งย่อยบล็อกรหัส				
	CodedBitInterleaver.py	กระบวนการแทรกสลับบิตรหัสและการต่อ				
		บล็อกรหัส				
	CRCAttachment.py	กระบวนการเข้ารหัส การสแครมบลิง และ				
		การแทรกสลับ CRC				
Polar codes	polarEncoder.py	ไฟล์ชุดคำสั่งเพื่อกำหนดพารามิเตอร์และ				
		เรียกใช้โมดูลฟังก์ชัน				
	PolarEncoding.py	กระบวนการเข้ารหัสโพลาร์ การแทรกสลับ				
		บล็อกย่อย และการปรับอัตรารหัส				
	PolarSequencing.py	กระบวนการลำดับช่องสัญญาณย่อยและ				
		การคำนวณบิตพาริตี				

# ภาคผนวก ค รายละเอียดของอุปกรณ์ FPGA รุ่น Altera DE2-115

วงจรเข้ารหัสเข้ารหัสช่องสัญญาณสามารถดาวน์โหลดได้ที่เว็บไซต์ www.channelcoding.com โดย เข้าไปที่หน้าหลัก จากนั้นกด ชุดการเรียนรู้ > อุปกรณ์เข้ารหัสช่องสัญญาณบน FPGA > วงจรเข้ารหัส ด้วยภาษา VHDL จากนั้นดาวน์โหลดไฟล์ VHDL โดยไฟล์ทั้งหมดสามารถสรุปได้ตามตารางที่ 3 โดย โฟล์เดอร์ชื่อ bg1 สำหรับมาตรฐาน Base Graph 1 และ bg2 สำหรับมาตรฐาน Base Graph 2

รหัสช่องสัญญาณ	ชื่อไฟล์ VHDL	หน้าที่			
	TxSerial.vhdl	ส่งบิตข้อมูลไปภายนอกด้วยโปรโตคอล			
		UART			
	RxSerial.vhdl	รับบิตข้อมูลจากภายนอกด้วยโปรโตคอล			
		UART			
	Demux.vhdl	จัดเรียงบิตข้อมูลขาเข้า			
	Mux.vhdl	จัดเรียงบิตข้อมูลขาออก			
	crc_attachment.vhdl	เข้ารหัส CRC และเข้ารหัส CRC ให้บล็อก			
LDPC codes		ข้อมูลย่อย			
	seg.vhdl	แบ่งข้อมูลเป็นบล็อกย่อย			
	new_circulant.vhdl	เอนติตีเพื่อเชื่อมไฟล์ที่เกี่ยวข้องกับการ			
		เข้ารหัส LDPC			
	data_cyclic.vhdl	คำนวณผลรวมในกระบวนการเข้ารหัส			
		LDPC			
	parity.vhdl	คำนวณบิตพาริตีในกระบวนการเข้ารหัส			
		LDPC			

ตารางที่ 3 วงจรเข้ารหัสช่องสัญญาณบนบอร์ด FPGA

รหัสช่องสัญญาณ	ชื่อไฟล์ VHDL	หน้าที่				
	circulant.vhdl	หมุนวนข้อมูลไปทางซ้าย				
	circulantr.vhdl	หมุนวนข้อมูลไปทางขวา				
	BG1.vhdl	เอนติตีเพื่อเชื่อมไฟล์ทั้งหมดสำหรับกราฟ				
	BG2.vhdl	ฐาน 1 และกราฟฐาน 2				
	rate_matching.vhdl	ปรับอัตรารหัส				
	bit_interleaver.vhdl	แทรกสลับสลับบิตข้อมูลของบล็อกข้อมูล				
	concatenation.vhdl	นำบล็อกข้อมูลย่อยมาเรียงต่อและส่งออก				
	code_block_concatenation.vhdl	ต่อบล็อกรหัส				
	code_block_segmentation.vhdl	แยกบล็อกรหัส				
	coded_bit_interleaver.vhdl	แทรกสลับคำรหัส				
	crc_attachment.vhdl	คำนวณบิต CRC และต่อท้ายบิตข้อมูล				
	demux.vhdl	จัดเรียงบิตข้อมูลขาเข้า				
	mux.vhdl	จัดเรียงบิตข้อมูลขาออก				
	polar_encoder_5G.vhdl	เอนติตีเพื่อเชื่อมไฟล์ทั้งหมด				
	polar_encoder_N_2.vhdl	โครงสร้างเข้ารหัสโพลาร์ขนาด 2 บิต				
Polar codes	polar_encoder_N_4.vhdl	โครงสร้างเข้ารหัสโพลาร์ขนาด 4 บิต				
	polar_encoder_N_8.vhdl	โครงสร้างเข้ารหัสโพลาร์ขนาด 8 บิต				
	polar_encoder_N_16.vhdl	โครงสร้างเข้ารหัสโพลาร์ขนาด 16 บิต				
	polar_encoder_N_32.vhdl	โครงสร้างเข้ารหัสโพลาร์ขนาด 32 บิต				
	polar_encoder_N_64.vhdl	โครงสร้างเข้ารหัสโพลาร์ขนาด 64 บิต				
	polar_encoder_N_128.vhdl	โครงสร้างเข้ารหัสโพลาร์ขนาด 128 บิต				
	polar_encoder_N_256.vhdl	โครงสร้างเข้ารหัสโพลาร์ขนาด 256 บิต				
	polar_encoder_N_512.vhdl	โครงสร้างเข้ารหัสโพลาร์ขนาด 512 บิต				
	polar_encoder_N_1024.vhdl	โครงสร้างเข้ารหัสโพลาร์ขนาด 1024 บิต				

รหัสช่องสัญญาณ	ชื่อไฟล์ VHDL	หน้าที่
	polar_encoder.vhdl	เรียงบิตแช่แข็ง บิตข้อมูล และบิต CRC
		และทำการเข้ารหัสโพลาร์
	polar_sequencing.vhdl	คำนวณตำแหน่งบิตแช่แข็ง บิตข้อมูล บิต
		CRC และรวมถึงบิตพาริตี
	rate_matching.vhdl	ปรับอัตรารหัส
	Rxserial.vhdl	รับบิตข้อมูลจากภายนอกด้วยโปรโตคอล
		UART
	sub_block_deinterleaver_N_32.vhdl	โครงสร้างแทรกสลับบล็อกย่อยย้อนกลับ
		ขนาด 32 บิต
	sub_block_deinterleaver_N_64.vhdl	โครงสร้างแทรกสลับบล็อกย่อยย้อนกลับ
		ขนาด 64 บิต
	sub_block_deinterleaver_N_128.vh	โครงสร้างแทรกสลับบล็อกย่อยย้อนกลับ
	dl	ขนาด 128 บิต
	sub_block_deinterleaver_N_256.vh	โครงสร้างแทรกสลับบล็อกย่อยย้อนกลับ
	dl	ขนาด 256 บิต
	sub_block_deinterleaver_N_512.vh	โครงสร้างแทรกสลับบล็อกย่อยย้อนกลับ
	dl	ขนาด 512 บิต
	sub_block_deinterleaver_N_1024.v	โครงสร้างแทรกสลับบล็อกย่อยย้อนกลับ
	hdl	ขนาด 1024 บิต
	sub_block_deinterleaver.vhdl	แทรกสลับบล็อกย่อยย้อนกลับ
	sub_block_interleaver_N_32.vhdl	โครงสร้างแทรกสลับบล็อกย่อยขนาด 32
		บิต
	sub_block_interleaver_N_64.vhdl	โครงสร้างแทรกสลับบล็อกย่อยขนาด 64
		บิต

รหัสช่องสัญญาณ	ชื่อไฟล์ VHDL	หน้าที่
	sub_block_interleaver_N_128.vhdl	โครงสร้างแทรกสลับบล็อกย่อยขนาด
		128 บิต
	sub_block_interleaver_N_256.vhdl	โครงสร้างแทรกสลับบล็อกย่อยขนาด
		256 บิต
	sub_block_interleaver_N_512.vhdl	โครงสร้างแทรกสลับบล็อกย่อยขนาด
		512 บิต
	sub_block_interleaver_N_1024.vhdl	โครงสร้างแทรกสลับบล็อกย่อยขนาด
		1024 บิต
	sub_block_interleaver.vhdl	แทรกสลับบล็อกย่อย
	Txserial.vhdl	ส่งบิตข้อมูลไปภายนอกด้วยโปรโตคอล
		UART

## ภาคผนวก ง การเผยแพร่ผลผลิตของโครงการ

ภายหลังจากทีมวิจัยได้ทำการพัฒนาชุดซอฟต์แวร์และอุปกรณ์การเข้ารหัสช่องสัญญาณ มาตรฐาน 5G ทีมวิจัยได้มีการเผยแพร่ผลผลิตของโครงการในรูปแบบเว็บไซต์ และการนำเสนอแก่ ภาคอุตสาหกรรมในรูปแบบการประชุมออนไลน์ ซึ่งมีรายละเอียดโดยสังเขป ดังนี้

### 1. การพัฒนาเว็บไซต์เผยแพร่ความรู้การเข้ารหัสช่องสัญญาณมาตรฐาน 5G

ทีมวิจัยได้พัฒนาเว็บไซต์ <u>www.channelcoding.com</u> เพื่อนำเสนอการใช้งาน "รหัส ช่องสัญญาณ" ในมาตรฐานการสื่อสารต่าง ๆ เช่น มาตรฐาน 5G (3GPP NR) และ Wi-Fi (IEEE 802.11) นอกจากนี้ ทีมวิจัยได้แสดงการพัฒนาชุดซอฟต์แวร์ต้นแบบ (ภาคผนวก ก. หัวข้อที่ 1) และ อุปกรณ์การเข้ารหัสช่องสัญญาณมาตรฐาน 5G บนบอร์ด FPGA (ภาคผนวก ก. หัวข้อที่ 2) รวมถึงชุด การเรียนรู้การเข้ารหัสช่องสัญญาณ (ภาคผนวก ก. หัวข้อที่ 3) ในเว็บไซต์ประกอบไปด้วย 6 เมนูหลัก ดังต่อไปนี้

### 1.1 หน้าแรก

หน้าแรกแสดงคำอธิบายเกี่ยวกับเนื้อหาเว็บไซต์ในภาพรวม เช่น จุดประสงค์ในการพัฒนา เว็บไซต์ กลุ่มผู้ใช้งานที่เหมาะสมกับเว็บไซต์ ช่องทางติดต่อผู้พัฒนาเว็บไซต์เพื่อซักถามปัญหาการใช้ งานชุดการเรียนรู้ และปัญหาการใช้งานซอฟต์แวร์ต่าง ๆ



เว็บไซต์นี้นำเสนอการใช้งาน "รหัสช่องสัญญาณ" ในมาตรฐานการสื่อสารต่าง ๆ ไม่ว่าจะเป็น มาตรฐาน 5G (3GPP NR) และ Wi-Fi (IEEE 802.11) นอกจากนี้ เว็บไซต์ยังแสดงการพัฒนาชุดอุปกรณ์เข้ารหัส ช่องสัญญาณมาตรฐาน 5G บนบอร์ด FPGA และชุดซอฟต์แวร์การเรียนรู้การเข้ารหัสช่องสัญญาณด้วย ภาษา MATLAB และ Python หากมีผู้ใช้งานมีข้อสงสัยในเรื่องต่างๆ สามารถตั้งกระทู้คำถามในกระดาน สนทนา โดยจะมีผู้เชี่ยวชาญเข้ามาตอบคำถามโดยเร็วที่สุด

เมนูหน้าแรกยังแสดงความเคลื่อนไหวล่าสุดของเว็บไซต์ เช่น บทความล่าสุด บทความแนะนำ และ ความเห็นล่าสุด เป็นต้น เพื่อให้ผู้รับชมได้รับข่าวสารอัพเดทใหม่บนเว็บไซต์อยู่เสมอ

#### บทความล่าสุด

- GUI แสดงผลลัพธ์ของชุด
  ชอฟแวร์
- GUI แสดงผลสัพธ์ของชุด อุปกรณ์
- รหัสดอนโวลูชัน
- รหัสแฮมมิ่ง
- รหัสโพลาร์
- รหัสแอลดีพีซี
- รหัสเทอร์โบ

#### บทความแนะนำ

- ชุดทดสอบ (2)
- ทฤษฎีรหัสช่องสัญญาณ (6)
- มาตรฐาน 5G (5)

#### กระทู้ล่าสุด

ธนัช ศรีสุภา บน การสื่อสารไร้สายยุคที่ 5

นอกจากนี้ เมนูหน้าแรกยังแสดงผู้ให้การสนับสนุนการจัดทำโครงการซึ่งได้แก่ กองทุนวิจัย และพัฒนากิจการกระจายเสียง กิจการโทรทัศน์ และกิจการโทรคมนาคมเพื่อประโยชน์สาธารณะ รวมถึงแสดงเว็บไซต์ที่เกี่ยวข้องเพื่อใช้ประกอบความเข้าใจเนื้อหาภายในเว็บไซต์นี้



## 1.2 พื้นฐานรหัสช่องสัญญาณ

เมนูนี้บรรยายถึงความรู้พื้นฐานของรหัสช่องสัญญาณ โดยทีมวิจัยได้ให้คำจำกัดความว่าเหตุ ใดรหัสช่องสัญญาณจึงจำเป็นในระบบสื่อสารดิจิตอล เมนูนี้ประกอบไปด้วยเมนูย่อยที่กล่าวถึง "ความหมายของรหัสช่องสัญญาณ" รวมถึงค่าพารามิเตอร์ เทคนิคการเข้ารหัส และการถอดรหัส ของรหัสช่องสัญญาณแต่ละชนิด



ในเมนูย่อย "ชนิดรหัสช่องสัญญาณ" ผู้เข้าชมสามารถเยี่ยมชมรายละเอียดเชิงลึกของรหัส ช่องสัญญาณแต่ละชนิด เช่น

พื้นฐานรหัสช่องสัญญาณ 👻	มาตรฐานการใช้งาน 👻 ชุ
รทัสของสัญญาณคืออะไร	
ชนิดรทัสช่องสัญญาณ 🔸	ราทัสแฮมมิ่ง
2021 - by sirawit	รทัสเทอร์โบ
eslev Hamming (1915-1998)	รทัสแอลดีพีปี
และต่อมาได้เรียกรหัสดังกล่าวต	รทัสโพลาร์ de
แสมพิงดิจสวมวรถแต่ไขดววมยิด	พอวดได้ 1 มีค กล่ววดือก่วมวกก

• รหัสแฮมมิ่ง (Hamming) ซึ่งเป็นรหัสช่องสัญญาณชนิดแรกที่เกิดขึ้นในปี 1950



• รหัสเทอร์โบ (Turbo) ซึ่งเป็นรหัสช่องสัญญาณที่ถูกคิดค้นโดยหนึ่งในนักวิจัยชาวไทย



 รหัสแอลดีพีซี (LDPC) ซึ่งเป็นรหัสช่องสัญญาณยอดฮิตที่ถูกใช้อย่างแพร่หลาย ๆ ใน แอพพลิเคชันปัจจุบัน รหัส LDPC ได้ถูกนำไปใช้สำหรับการสื่อสารไร้สายยุค 5G ซึ่งทีมวิจัย ได้อธิบายรายละเอียดการออกแบบ และข้อกำหนดเพิ่มเติมในเมนูถัดไป



รหัสโพลาร์ (Polar) ซึ่งเป็นรหัสช่องสัญญาณใหม่ล่าสุดที่เพิ่งถูกคิดค้นในปี 2009 ซึ่งรหัส
 Polar ก็ได้ถูกนำไปใช้สำหรับการสื่อสารไร้สายยุค 5G เช่นเดียวกับรหัส LDPC



## 1.3 มาตรฐานการใช้งาน

เมนูนี้แสดงถึงการประยุกต์ใช้รหัสช่องสัญญาณในมาตรฐานการสื่อสารต่าง ๆ เช่น มาตรฐาน 5G (3GPP NR) และ Wi-Fi (IEEE 802.11) ดังมีรายละเอียดต่อไปนี้

1.3.1) มาตรฐาน 5G (3GPP NR) อธิบายถึงมาตรฐานการสื่อสารไร้สายยุค 5G ด้วย มาตรฐาน 3GPP NR (New Radio) ในเมนู "มาตรฐาน 5G (3GPP NR)" ประกอบไปด้วย 5 เมนูย่อย ดังนี้



<u>การสื่อสารไร้สายยุคที่ 5</u> อธิบายถึงการพัฒนาเทคโนโลยีการสื่อสารไร้สายตั้งแต่ยุคเริ่มต้น
 1G จนถึง 5G



 ประเภทรหัสช่องสัญญาณในมาตรฐาน 5G อธิบายถึงข้อเรียกร้องในด้านความน่าเชื่อถือ และ ความถูกต้องในการส่งข้อมูลสำหรับการสื่อสารไร้สายยุค 5G รวมถึงการจำแนกประเภท ข้อมูลที่มีการรับ และส่ง ระหว่างโทรศัพท์มือถือ และสถานีฐาน



ความเป็นมาของมาตรฐานการเข้ารหัส 5G อธิบายถึงองค์กร 3rd Generation Partnership
 Project (3GPP) ที่มีหน้าที่ในการประชุมหารือเพื่อเลือกเฟ้นรหัสช่องสัญญาณที่สามารถ
 ตอบสนองข้อเรียกร้องในด้านความน่าเชื่อถือ และความถูกต้องของข้อมูลได้มากที่สุด



 <u>การเข้ารหัสแอลดีพีซีมาตรฐาน 5G</u> สรุปผลลัพธ์การประชุมของ 3GPP เพื่อเลือกเฟ้นรหัส ช่องสัญญาณมาใช้ในการสื่อสารไร้สายยุค 5G ซึ่งได้แก่ "รหัส LDPC" ที่ถูกใช้ในช่องสัญญาณ ข้อมูล (Data channel)



โดยผู้รับชมสามารถศึกษารายละเอียดเชิงลึกของแต่ละบล็อกข้อมูลในแถบด้านล่างของ เว็บไซต์



• <u>การเข้ารหัสโพลาร์มาตรฐาน 5G</u> ให้รายละเอียดเชิงลึกเกี่ยวกับการใช้รหัส Polar ในการ สื่อสารไร้สายยุค 5G สำหรับช่องสัญญาณควบคุม (Control channel)



โดยผู้รับชมสามารถศึกษารายละเอียดเชิงลึกของแต่ละบล็อกข้อมูลในแถบด้านล่างของ เว็บไซต์



1.3.2) มาตรฐาน Wi-Fi (IEEE 802.11) อธิบายถึงมาตรฐานการสื่อสารของ Wi-Fi ด้วย มาตรฐาน IEEE 802.11 ที่ถูกกำหนดขึ้นโดยสถาบันวิชาชีพวิศวกรไฟฟ้าและอิเล็กทรอนิกส์ (Institute of Electrical and Electronics Engineers: IEEE) ซึ่งประกอบไปด้วย 4 เมนูย่อยดังนี้



 ความเป็นมามาตรฐาน IEEE 802.11 อธิบายถึงกำเนิดของมาตรฐาน IEEE 802.11 รวมถึง อุปกรณ์การเชื่อมต่อระบบเครือข่ายไร้สาย (Wireless Local Area Network: WLAN) ภายใต้มาตรฐานดังกล่าว



<u>วิวัฒนาการของมาตรฐาน IEEE 802.11</u> อธิบายถึงมาตรฐานที่ถูกพัฒนาต่อยอดจากมาตรฐาน
 IEEE 802.11 ดั้งเดิม โดยกำหนดเป็นตัวอักษรภาษาอังกฤษต่อท้ายคือ a, b, g, n, ac และ
 ax ตามลำดับ ซึ่งแต่ละมาตรฐานมีคุณสมบัติด้านความเร็ว และคลื่นความถี่ที่ใช้ แตกต่างกัน

วิวัฒน	วัวัฒนาการของมาตรฐาน IEEE 802.11											
อุปกรณ์ที่ระ ด้วยอินฟราเ: เลือกสำหรับ มีประสิทธิภา ข่าย (Qualit องค์กร IEEE จึงถือกำเนิดเ	องรับมาตรฐาน รด หรือคลื่นวิทย สร้างความปลอ พค่อนข้างต่ำ อี <b>y of Service</b> : เ จึงได้จัดตั้งคณ เทคโนโลยี IEEI	ม IEEE 802.1 ยุที่ความถี่ 2.4 ดภัยให้กับเครื ไกทั้งไม่มีการร QoS) นอกจาก ะทำงานขึ้นมา E 802.11 ในเ	1 ต้องมีความส GHz และมีกส อข่าย WLAN องรับหลักการ องรับหลักการ านี้ กลไกรักษา เพื่อทำการปรั วอร์ชั้นพัฒนาา	สามารถในการรั งไก WEP (Win อย่างไรก็ตาม การจัดการบริห เความปลอดภั เบปรุงมาตรฐาน หลายมาตรฐาน	รับส่งข้อมูลควะ red Equivaler มาตรฐาน IEE งารแบนด์วิดธ์ง ยที่ใช้ยังมีช่อง แพื่มเดิมให้มีค่ มที่เป็นที่รู้จักกั	ามเร็วขั้นด่่า 1 1t Privacy) ซึ่ 1E 802.11 ในเ หรือช่องทางข. โหว่อยู่มาก ตั โหยภาพสูงขึ้น นดังนี้	และ 2 Mbps งเป็นทาง วอร์ขันแรกนั้น องระบบเครือ อยเหตุนี้ หลังจากนั้น					
· 👝	IEEE Standard	802.11a	802.11b	802.11g	802.11n	802.11ac	802.11ax					
	Release	1999	1999	2003	2009	2014	2019					
P	Frequency      5Ghz      2.4Ghz      2.4Ghz      2.4Ghz      2.4Ghz      5Ghz      2.4Ghz      5Ghz      5											
1	Maximum Data Rate	54Mbps	11Mbps	54Mbps	600Mbps	1.3Gbps	10-12Gbps					
	Wi-Fi evoluti	on overview	by release da	ate, frequenc	y and maxim	um data rate						

 <u>ลักษณะการเชื่อมต่อมาตรฐาน IEEE 802.11</u> ให้รายละเอียดเกี่ยวกับลักษณะการเชื่อมต่อ ของอุปกรณ์ภายในเครือข่าย WLAN ซึ่งประกอบด้วย 2 ลักษณะ คือโหมด Infrastructure และโหมด Ad-Hoc หรือ Peer-to-Peer





 <u>การเข้ารหัสแอลดีพีซีมาตรฐาน IEEE 802.11</u> แสดงการใช้งานรหัสแอลดีพีซีสำหรับระบบ เครือข่ายไร้สาย (WLAN) ภายใต้มาตรฐาน IEEE 802.11 (ซึ่งยังอยู่ในระหว่างการจัดทำ)



## 1.4 ชุดการเรียนรู้

ในเมนูชุดการเรียนรู้แสดงการพัฒนาชุดทดสอบการเข้ารหัสช่องสัญญาณในมาตรฐานการ สื่อสารไร้สาย 5G โดยเมนูนี้เหมาะสำหรับ นักเรียน/นักศึกษา หรือผู้ที่สนใจเกี่ยวกับการใช้งานรหัส ช่องสัญญาณเพื่อเพิ่มประสิทธิภาพและความน่าเชื่อถือในการส่งข้อมูลดิจิตอล เมนูนี้ประกอบไปด้วย 3 เมนูย่อยคือ



1.4.1) การพัฒนาชุดซอฟต์แวร์การเข้ารหัสช่องสัญญาณมาตรฐาน 5G ผู้ใช้งานสามารถ ศึกษารายละเอียด และวิธีการพัฒนาชุดซอฟต์แวร์ของกระบวนการเข้ารหัส LDPC และ Polar ด้วย ภาษา MATLAB และ Python



นอกจากนี้ ผู้รับชมสามารถดาวน์โหลดชุดซอฟต์แวร์ที่พัฒนาด้วยภาษา MATLAB และ Python ไปใช้ งานได้โดยไม่มีค่าใช้จ่าย



1.4.2) การพัฒนาชุดอุปกรณ์การเข้ารหัสช่องสัญญาณมาตรฐาน 5G ผู้ใช้งานสามารถ ศึกษารายละเอียด และวิธีการพัฒนาชุดซอฟต์แวร์ของกระบวนการเข้ารหัส LDPC และ Polar สำหรับอุปกรณ์ FPGA ด้วยภาษา VHDL



นอกจากนี้ ผู้รับชมสามารถดาวน์โหลดชุดซอฟต์แวร์ที่พัฒนาด้วยภาษา VHDL สำหรับอุปกรณ์ FPGA ไปใช้งานได้โดยไม่มีค่าใช้จ่าย



**1.4.3) การพัฒนาชุดการเรียนรู้การเข้ารหัสช่องสัญญาณมาตรฐาน 5G** ผู้ใช้งานสามารถ ศึกษารายละเอียด ของชุดการเรียนรู้ในรูปแบบส่วนประสานผู้ใช้งาน (GUI) ซึ่งรับผลลัพธ์การเข้ารหัส จากชุดซอฟต์แวร์ (หัวข้อ 1.4.1) และชุดอุปกรณ์ FPGA (หัวข้อ 1.4.2)





ในหน้าดังกล่าวยังแสดงวิดีโอสาธิตการใช้งาน GUI เบื้องต้นทีละขั้นตอน



นอกจากนี้ ผู้รับชมสามารถดาวน์โหลดชุดซอฟต์แวร์ GUI เพื่อแสดงผลลัพธ์การเข้ารหัสช่องสัญญาณ มาตรฐาน 5G ไปใช้งานได้โดยไม่มีค่าใช้จ่าย



### 1.5 วิดีโอเผยแพร่ความรู้

ในเมนูนี้แสดงวิดีโอที่อธิบายถึงพื้นฐานรหัสช่องสัญญาณที่ครอบคลุมเนื้อหาสำคัญ เช่น ประเภทของรหัสช่องสัญญาณ กระบวนการเข้ารหัสช่องสัญญาณ และพารามิเตอร์สำคัญที่บ่งบอกถึง คุณลักษณะของรหัสช่องสัญญาณ เป็นต้น นอกจากนี้ ยังแสดงวิธีการใช้งานซอฟต์แวร์การเข้ารหัส ช่องสัญญาณ LDPC และ Polar ที่พัฒนาขึ้นด้วยภาษา MATLAB และ Python รวมถึงการใช้งาน วงจรเข้ารหัส LDPC และ Polar ที่พัฒนาขึ้นด้วยภาษา VHDL ตามลำดับ เมนูนี้เหมาะสำหรับใช้เพื่อ ประกอบการเรียนของนักศึกษา หรือผู้ที่สนใจ

## 1.6 เกี่ยวกับเรา

ในเมนูสุดท้ายนี้แสดงข้อความขอบคุณผู้ให้การสนับสนุนการโครงการ ได้แก่ กองทุนวิจัยและ พัฒนากิจการกระจายเสียง กิจการโทรทัศน์ และกิจการโทรคมนาคมเพื่อประโยชน์สาธารณะ



อีกทั้งยังแสดงข้อมูล และช่องทางในการติดต่อสอบถามทีมวิจัย เกี่ยวกับปัญหาการใช้งานชุด ซอฟต์แวร์และอุปกรณ์รวมถึงปัญหาอื่น ๆ ได้



### 2. การนำเสนอวงจรเข้ารหัสช่องสัญญาณมาตรฐาน 5G บนบอร์ด FPGA แก่ภาคอุตสาหกรรม

ผลผลิตของโครงการพัฒนารหัส LDPC และ Polar สำหรับมาตรฐาน 5G บนบอร์ด FPGA ได้ถูกนำเสนอและแลกเปลี่ยนความรู้กับบริษัท Design Gateway ในวันที่ 29 กรกฎาคม 2564 ผ่าน โปรแกรม Microsoft Team มีเนื้อหาโดยสรุปดังนี้



ในช่วงต้นการประชุมได้มีการแนะนำสมาชิกของทีมวิจัยที่มาจาก มหาวิทยาลัยราชมงคล อีสาน วิทยาเขตขอนแก่น และสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ซึ่งทั้งสองทีม จะมีหน้าที่ในการพัฒนารหัสช่องสัญญาณ LDPC และ Polar บนบอร์ด FPGA รวมถึงการจัดทำ เว็บไซต์ และวิดีโอเพื่อเป็นสื่อการเรียนการสอนของนักศึกษาทั้งสองสถาบัน





หลังจากนั้น อ.เวธิต ได้มีการบรรยายถึงหัวข้อ จุดประสงค์ และภาพรวมของโครงการพัฒนา อุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอนและการต่อยอดเชิงพาณิชย์ ที่ได้รับทุน สนับสนุนจากกองทุนวิจัยและพัฒนากิจการกระจายเสียง กิจการโทรทัศน์และกิจการโทรคมนาคม เพื่อประโยชน์สาธารณะ





จากนั้น ได้มีการบรรยายถึงมาตรฐานการสื่อสารไร้สายยุค 5G และรหัสช่องสัญญาณที่ถูกนำมาใช้ใน การแก้ไขความผิดพลาดในการส่งข้อมูลผู้ใช้ (Data channel) ซึ่งได้แก่รหัส LDPC และสัญญาณ ควบคุม (Control channel) ได้แก่ รหัส Polar ซึ่งโครงการนี้ ได้พัฒนากระบวนการเข้ารหัสทั้งสอง ตัวบนวงจร FPGA และแสดงผลผ่านส่วนต่อผสานผู้ใช้ (GUI)



ในช่วงท้าย มีการอธิบายถึงบล็อกไดอะแกรมของกระบวนการเข้ารหัส LDPC และ Polar ซึ่งอ้างอิง มาตรฐาน 3GPP TS 38.212 version 15.30 Release 15 ซึ่งทีมวิจัยจะพัฒนาด้วยภาษา VHDL





## 3. การนำเสนอชุดการเรียนรู้แก่มหาวิทยาลัย

## 3.1 การใช้ชุดการเรียนรู้สำหรับการเรียนการสอนในหลักสูตรวิศวกรรมโทรคมนาคมครั้งที่ 1

การนำชุดการเรียนรู้สำหรับการเรียนรู้รหัส LDPC และ Polar สำหรับมาตรฐาน 5G บน บอร์ด FPGA ได้ถูกนำไปใช้สอนในห้องเรียนออนไลน์ในซึ่งมีนักศึกษาที่เข้าเรียนทั้งสิ้นจำนวน 100 คน ในวันที่ 15 พฤศจิกายน 2564 ช่วงเวลา 9.00 น. ถึง 12.00 น. และ 13.00 น. ถึง 15.00 น. ผ่าน โปรแกรม Google meet มีเนื้อหาโดยสรุปดังนี้

SG Encoder	– 🗆 X	
โครงการพัฒนาอุปกรณ์เข้า สำหรับสือการสอนและการต่ www.channelcoding.com	ารห์สของสัญญาณมาตรฐาน 5G 👷 🔌 🍥	
ได้รับรุณธุดหนุมมาก กองรุณวิมีอมคอพัฒ เพื่อประโยชน์สารารณะ (สำนักงาน กละร	แนะกิจการกรรมแล้วง กิจการโหรรโตน์ และกิจการโทรตแนะรอม ช.)	<b>x x</b>
5G Channel Encoder	r Configuration Parameters	
⊕FPGA ⊖So RUN	utuare	ARTION LOWS Remmaphet Tha
	4	t t signature a supported to the support of the sup
		K K APHEWATSAELU Peerspat Verrg MAPAAMAA
		* <b>80</b> T

การใช้งานชุดการเรียนรู้การเข้ารหัสแก้ไขความผิดพลาดในมาตรฐาน 5G จะสามารถเลือกได้ ว่าต้องการเรียนรู้การเข้ารหัสใน FPGA หรือใน software ในรูปด้านล่างจะเป็นตัวอย่างการเลือก เรียนรู้รหัสแก้ไขความผิดพลาดใน Software หลังจากนั้นก็จะมีการเลือกรหัสแก้ไขความผิดพลาดที่ ต้องการศึกษา ในตัวอย่างจะเลือกเป็นรหัส LDPC ที่ใช้ในการเข้ารหัสข้อมูลผู้ใช้ โดยจะถูกใช้ทั้งใน ช่องสัญญาณ Uplink และ Downlink สิ่งที่ผู้ใช้ต้องทำถัดมาคือกำหนดค่าพารามิเตอร์ต่าง ๆ ให้กับ โปรแกรม เช่น G, Qm, N\_L, Rate, I\_LBRM, rv\_id และ input

SG Encoder							-		×		600		
โครงการพัฒน สำหรับสื่อการส www.channelo	ລຸປກາທ ການແລະ ding.c	น์เข้ารหัสช่องสั การต่อยอดเชิงห om	ญญาก งาณิช	นมาตร ป	ฐาน 5G		🛃 🆄				a danse min	WORACHAT SA	5
ได้กับทุนธุดหนุมมาก ก เพื่อประโยชน์สาธารณ	องกุณวิพัย (ฟานักงา	แสริพัฒณากิจการกระจ น.กละเช.)	rosillos A	มการโทรงใ	หน้ และกิจก	าประก	ancrea				*		
5G Char	nel En	coder		(	Configura	ation	Parameter	1/:				<b>1</b>	
5G LDPC Encoder	Down	link/Uplink 🗸	G		50		Rate	0.5			SUPHAKORN N	PASSAVICH VO	R
⊖ FPGA		Sqftware	Q	m []	1 . v		LLBRM	0	~				
	RUN		N,	1 [	1 ~		rv_id	0				63	
			Inj	put [	010110110	01001	11				PARTON LOWS	Remmaphet The	
Input		CRC Encoding		Code Segm	Block entation		Code Blo CRC Encod	ck ling			%	S SUPPANUCH NL	
1	+		+			+							
Code Block Concatenatio		Bit Interleaving		R Mat	ate ching		LDP0 Encodi	; ng				۰ 🙂	
	+		+			THE SG	-				APHIWAT SAELI	Peerapat Veang	
												18 others	
SG Encoder				-		×							
---	--	------------------	------------------	----------------------	----------------	-------	---------------	-----------------					
โครงการพัฒนา สำหรับสือการสอ www.channelco	อุปกรณ์เข้ารหัสช่องส่ วนและการต่อขอดเซ็งเ ding.com	ใญญาณม พาณิชป	าตรฐาน 5G	y 💥				WORACHAT SA					
ได้รับทุนอุดหนุมจาก กร เพื่อประโยชน์สาธารณะ	องหุนให้อองที่สะมากิจการกระจ (สำนักงาน กลุ่มห.)	เามส์มง กิจการ่	โดรรไตน์ และกิจก	าซึ่งหลุมนาคม			*						
5G Chan	nel Encoder		Configura	ation Parameter	rs .			<b>1</b>					
5G LDPC Encoder	- Downlink/Uplink v	G	50	Rate	0.5		SUPHAKORN N	PASSAVICH VO					
⊖ FPGA	Software	Qm	1 ~	LLBRM	0.	-	*						
F	RUN	N_L	1 ~	rv_id	0	9		- 63					
	Black Diserse	Input	010110110	0100111			PARTON LOWS	Rammaphat Tha					
	Block Diagram	10130 Cite	inner Encou	er		2 A 4							
Input	CRC Encoding	( Se	ode Block	Code Blo CRC Enco	ock ding								
01011011@1001	11 + 010110110010011	111 - 010	1101100100111	0101101100	01001111		WARATHEP UDT	SUPPANUCH NI.					
Code Block Concatenation	Bit n Interleaving		Rate Matching	LDP	, C ling								
011110000110110	000 🔶 011110000110110	011	1100001101100	0111100001	11011000		APHIWAT SAELI	Peerapat Veang.					
							SORRAKRIT WO	WO 18 others					

หลังจากเติมค่าพารามิเตอร์แล้วก็กดปุ่มรัน บิตข้อมูลที่ผ่านแต่ละกระบวนการจะแสดงในแต่ ละช่องด้านล่าง ผู้ใช้สามารถปรับค่าพารามิเตอร์เพื่อดูการเปลี่ยนแปลงได้ตามต้องการ

5G Encode	(					- 🗆 X			
โครงการ สำหรับสี www.ch	พัฒนาอุปกรเ การสอนและ nnelcoding.c	น์เข้ารหัสช่องสัก การต่อยอดเซิงพ om	มญาณ าณิชเ	เมาตรฐาน 56 1	100	🕻 🖄 🛞	aritiyaporn mu	WORACHATSA	SIRAWICH
ได้ขับๆและ เพื่อประโยชา	นุมหาก กองทุนวิดัง สาธารณะ (สำนักงา	แสรพัฒนาศิลการกระจา น.กลรเซ.)	allas As	การโบรงไตน์ และกินเ	างโบรดม	แวคม	*		
5	G Channel En	coder		Configur	ation I	arameters			B
5G Pelar	ncoder - Downl		Co	deword Length		40	SUPHAKORN N	PASSAVICH VO	RINRADA
⊖ FPGA		<ul> <li>Software</li> </ul>	RN	11 00000000	0000000	2		*	
	RUN			Loronom			P	<b>(3)</b>	
		Block Diagram	of 5G (	Channel Encod	er		PARION LONG.	Karrenapros ma	KITEYOPO
	nput	CRC Encoding		CRC Scrambling		CRC		SUBBANGCH M	SUBSTCH
	→		-		+		WARDINEP OUT	SUPPLICT IE.	auriten
м	Rate tching	Sub-Block Interleaving		Polar Encoding		Polar Sequencing	A X	* ق	10
	+		+		+		APHIWAT SAELI	Peerapat Veang	MUHAMI
							\$ sorrakrit wo	R athers	
					_				

ถัดมาเป็นตัวอย่างการเข้ารหัส Polar ในช่องสัญญาณควบคุม โดยเลือกใช้การเข้ารหัสใน Software ในตัวอย่างจะเลือกเป็นช่องสัญญาณ Downlink หลังจากนั้นก็เติมพารามิเตอร์ที่สำคัญ ได้แก่ Codeword length, RNTI และ input หลังจากกดรันข้อมูลที่ผ่านแต่ละกระบวนการจะแสดง ในช่อง ผู้ใช้งานสามารถปรับค่าแล้วดูการเปลี่ยนแปลงของข้อมูลได้ตามต้องการ

30 Encoder				- 0	×		1
โครงการพัฒนาอุ สำหรับสื่อการสอบ www.channelcod	ปกรณ์เข้ารหัสช่องส่ แและการต่อขอดเซิง ling.com	ใญญาณมา พาณิชม์	ตรฐาน 5G	👹 🖄 🧑		and parent ma	WORACHAT SA
ได้กับรุนธุตทรมแรวก กอง เพื่อประโยชน์สาธารณะ (/	รุนวิจัยแสร่งโอกะกิจการกระจ ใหม้กลาม กลางป.)	รายเสียง กิจการโร	หงัดน์ และกิจการ์	INTERNIT		R.	
5G Chann	el Encoder		Configurati	on Parameters			<b>1</b>
5G Polar Encoder - E	Downlink ~	Codewo	ird Length	40		SUPHAKORN N	PASSAVICH VO_
O FPGA	Software	RNT	00000000000	00000			
RI	JN	Input	01011011001	00111			- 63
	Block Diagram	n of 5G Char	nel Encoder			PARTON LOWS	Rammaphat Tha.
Input	CRC Encoding	Sc	CRC	CRC Interleaving		· · · · · · · · · · · · · · · · · · ·	S
0101101100100111	• 01011011001001	111 - 0101	1011001001111	• 01001111011001110		WARATHEP UDT.	SUPPANOCH NL
Rate Matching	Sub-Block	k l	∂ Polar coding	↓ Polar Sequencing		*	1
1100101011011001	1 + 110010101101100	011 🔶 1100	1011100110011	0100111101100111C		APHIWAT SAELI	Peerapat Veang.
						() ×	00

นอกจากนี้ยังสามารถเลือกศึกษารหัส Polar สำหรับช่องสัญญาณ Broadcast และ ช่องสัญญาณ uplink ได้ดังรูปด้านล่าง

5G Encoder			- 0 ×	0.2			
5					-	*	
เครงการพผมนาอุบกร สำหรับสื่อการสอนและ	ถนเขารหลของสญ ะการต่อยอดเชิงพ	ญาณมาตรฐาน 56 หนิชย์	💆 🚔 🛞 👘			WORACHATEA	TIRALIA
www.channelcoding.	.com Instalización rentaria	เสียง กินการโบระโตน์ และกินการโบ	Resolution			HOMAGINI JAL	-
เดือประโยชน์การารณะ (สำนักง	nu nevel)				*		
5G Channel Er	ncoder	Configuratio	on Parameters	su	HAKORN N	PASSAVICH VO_	RINRAL
O EPGA	(a) Coffware	Input 1000	01000001001100111101010				
RUN	() second	** Codeword length is or	nly 864 bits.		P	124	
KON	Þ	** Number of input bit is	s only 32 bits.	PAJ	TON LOWS	Rammaphat Tha	krittiya
	Block Diagram o	of 5G Channel Encoder			*		
Innut	CRC	CRC	Polar				
Input	Encoding	Interleaving	Sequencing	WA	RATHEP UDT	SUPPANUCH NI	SUPITI
	-	•	•		*		
	Rate	Sub-Block	Polar				
	Matching	Interleaving	Encoding	AP1	INAT SAELI	Peerapat Veang	MUHA
				-	*		
						00	
				so	RAKRIT WO	18 others	
			u v u : 🕋			0	~
ueadkhunthod is presenting	1						
ueadkhunthod is presenting	,		- 🗆 X	_			
ueadkhunthod is presenting 1: 36 Encoder โครงการพัฒนาอุปกา	า รถมีเข้ารหัสชองสัญ	ะญาณมาตรฐาน 5G	×				
<ul> <li>56 Encoder</li> <li>โครงการพัฒนาอุปกา สำหรับสือการสอนและ</li> </ul>	า รถมีเข้ารหัสข่องสัก เรารายอยลเชิงพ .com	มญาณมาตรฐาน 5G าณิชย์	- D X	7.00		X	SIRAWI
<ul> <li>50 Encoder</li> <li>โครงการพัฒนาอุปกา สำหรับสือการสอนและ พww.chanelcoding.</li> </ul>	รถมีเข้ารพัสช่องสัญ แการต่อขอดเชิงพ .com	บญาณมาตรฐาน 5G าณิชย์ เสีย โยราย์แหล่อมี มะกิยาย์	eeercen			WORACHATSA.	SERAIM
<ul> <li>So Encoder</li> <li>So Encoder</li> <li>โครงการพัฒนาอุปกา สำหรับสือการสอนและ พพพ.channelcoding สมชายออกการแรกได้ สมชายออกการแรกได้อ อธิบริโครงการแรกได้อ รัฐ Channel F.</li> </ul>	รณณ์ชำรหัสช่องกัญ เอาารส่อยอดเชิงพ โอเลชโอเลาใหการสาย โอเลชโอเลาใหการสาย เอาcoder	ยญาณมาตรฐาน 5G าณิชย เสียง ใหลาซี่อาซ์คล์ แสวันอาซ์อ	- C X	( 		K WORACHATEAL K	Land Ave
และอิรับแก่ปองไ I presenting 5 56 Incoder โครงการพัฒนาอุปก สำหรับสือการสอบแล พระพ. Jahanelooding สำหรับไปอำเภา กระบุไ เมื่อรา โอร์ Channel 15 56 Channel 15	รณใช้ ารทัศชองศ์ก เยาารถ่อยอลเชิงพ .com เขาะ กระยะ) .ns. .com .com .com .com .com .com .com .co	มญาณมาตรฐาน 5G กณิชภ Configuratio Configuratio Codecard Leigth	- C X State: State: Markets Markets 6	200		K WORACHATSA K RASSANCH VO	SIRAW
So Encoder     Torsan revisas aquine     Markan revisas aquine	าณใช้ ารหัสของสัก เราารต่อยอลเชิงพ เลือมชัยแร้งการสราย เสาะเกิดต่อ incoder is *	มญากมมาตรฐาน 5G หนิงสม Configuratio Codeword Length Input (2015)102010	X			RASSANCH VO.	SERAIM
<ul> <li>So Encoder</li> <li>So Encoder</li> <li>Tarsam visiona cogloma visit visiona cogloma visit visiona contrast visit visit visit</li></ul>	าณให้ช้ารหัสของสัก เขารสอยออเชิงพ .com เข้มองที่แรงสังการสราย เข้มองการ incoder it © Software	มญาณมาตรฐาน 5G ณิษณ์ เสียะRenderule2 แรกษาซึ่ง Configuratio Codecerd Length Input00110110010	X maximum service servi	24		RESERVICE VOL	SHAW
Bos Encode     So Encode     So Encode     So Encode     So Encode     So Channel Editor     says the second advectory on encode     development or encode     development or encode     development     So Channel E     So Poter Encode - Uptio     PEGA     RUN	าณใช้ารหัสของส์ก เราารส่วยออเชิงพ ucom incoder sk © Software	มกุราณมาตรฐาน 5G หมิงกร อรินา กิจกร้องทั่ง Safan ร้อง Configuratio Codecord Length Input อายาางอาอ	X we with the second seco	SUP PAR		K WORACHATSA. RESAVICH VO. Kammuphut Tua.	SHEAVE BHEAVE RUNEAL
<ul> <li>So Incoder</li> <li>Tanannaviens ngdre strev kraditannavisto senare Gebergenaver energies</li> <li>So Channel E</li> <li>So Channel E</li> <li>So Pater Incoder - Ugen (PEG)</li> <li>PPGA</li> </ul>	ากม์เข้าวงักของค์สุก หาการสอบออลเชิงพ เอ็นอะไม่เกาะกระยะ เสินอะไม่ เสินอะไม่ เสินอะไม่ เสินอะไม่ เชิงอิสาม Block Diagram o	มนากแมาตรฐาน 5G านใหม่ Configuratio Configuratio Configuratio Configuratio Configuratio Configuratio Configuratio Station Channel Encoder	X Stern Mills Marchael Marcha			KORACIATEA.	SIRAWY RINGAL kritelya
So Encode So Encode So Encode So Encode So Channel E So Parta So Parta So Parta So Parta	nalid <sup>1</sup> nsindozdan sernisdozoniðav com listningharvesten na nalið listningharvesten sk listning Block Diagram o Samnants	สญาณมากรรฐาน 5G านใหม่ Configuratio Codecart Langu Ingust อายารอายา of 5G Channel Encoder CRC	- X State Stat			KOSKONY EL.	SIRAWY RINRAL Kritejyu
So Incoder     So Incoder     Insuranza and a second and and a second and a second and a se	ากมีเข้าระโสรงเลิศ เการ์สมอลเซิลพ .com เสียงก่อนร้างการสะขะ เสียงก่อน เสียงก่อน เสียงก่อน (Block Diagram of Segmentation	มญาณมาตรฐาน 5G าณิชมา เป็น Aundersolat แสกแก่แ Configuratio Codeword Length Input (อายายาวอย่อ of 5G Channel Encoder CSC Encoding	X			NODUCANT JA.	SIRAW RINGRAD Kottetyw
So Greader  So Greader  So Greader  Go Greater  Go Greater  Go Path Incoder - Uptin  FPGA  RUN  Input  Input Input  Input Input  Input Input Input Input In	nafiti <sup>d</sup> rysfineto sifn turrysfactorefor Succilia.vice.org incoder it: Block Diagram o Segmentation ↓ [0101011]2001001	prg/max/margins 5G nalas / ten-densic asten-dia configuratio Configuratio Configuratio Configuratio Configuratio Configuratio distribution of 5G Channel Encoder Encoding → [0101101100100]	×	2.5 .5.5 .5.5		KORACHYJA. KORACHYJA. KROMOWICH. KRONICHYC. KRONICHYC.	SIRAW RINRAD Ioritelyw
So Incode  Tasamavianangum Aminia ang ang ang ang ang ang ang ang ang an	nnfuð rviðindouðin sanskur við sanskur Bucklus (ansk) (*) Block Diagram (*) Sub Block	paynauanengnu 5G nikeur olas Aundenda⊊ astrunda Configurada Input © 0001010000 91 5G Channel Encoder Encoding ⊕ [00010111010000] Polar	- □ ×	2.5 1.6 1.6 1.6 1.6 1.6 1.6 1.6 1.6 1.6 1.6		KORACHATEL WORKCHATEL RESERVICE RESERVICE SEPRIMECIFIE	SIRAAWI Kortetyu Suprito
So Encoder  So Encoder  So Encoder  So Encoder  So Pack So Channel E  So Pack So Pack Pack Pack Pack Pack Pack Pack Pack	Institutional and a second a seco	สญาณมาตรฐาน 5G หนิยส Configuration Configuration Configuration Configuration Configuration (Configuration) Ingut (01010000 CRC Encoding (0101011010000) Polar Encoding (20000110110000) Polar Encoding (20000110110000)	- C X			KURANI SA.	SIRAWI RINRAL Kritelyw Suprice
So Incode So Incode So Incode So Incode So Chancel E So Pola Incode So Pola Incode So Pola Incode RUN Input Information Run Input Information Informa	nutra visikauskin terr visikauskin Baselaa, Vin Ammeteu Baselaa, Vin Ammeteu Block Diagram e Segmentation baselaat visikauskin Segmentation Subseck Diagram e	prymumerygnu SG Niker inter Annibertelis usthernibe Configuratio Codeword Length Input (0011010010 of SG Channel Encoder Encoding → [01001101100110] CRC Encoding (010011011001100)	×			Kolikaria II. Kolikaria II. Katalaria II. Ka	SIRAWY RINBAC BUTTC
So Encode  So Encode  Insan ravinas radio material and an anti- so Encode  So Channel E  So Polar Encode - Uple  FEGA  Insput  Insput Insp	Indid hysical and a second a seco	prg/max/mmg/ma 5G mG/ms/ adus / ter-dentic (unster-dis configuratio C	×	5.0° 14.00 14.00 14.00		K WORKCHTER. RESERVETVO. SERVICETVO. Kennigher The. Servicetor. Kennigher The.	SIRAWY RINBAC MUHAA
So Encoder  Tessamovians rights  So Encoder  Tessamovians rights  So Channel E  So Pater Encoder - Ugen  (For A  RUN  Input  Gottestionstation  Rete  Matching  Intitutionstation  Channel  Interferation  Interferatio	natidhysindouida errysioneday deuelee, reveal accel ac	paynaurnengnu 5G nikeur das Anderska satherske Configuration Input 0001010000 of 5G Channel Encoder Eccoding ↓ [0001011001100] ↓ [01001011001100]	- □ × Weak Constant of the second of the s	2.5 2.4 2.4 2.4 2.4 2.4 2.4 2.4 2.4 2.4 2.4		KURACHATAL KARANACHANACHANA KARANACHANACHANA KARANACHANACHANA KARANACHANACHANA KARANACHANACHANACHANACHAN KARANACHANACHANACHAN KARANACHANACHANACHANACHANACHANACHANACHANA	SIRAWY RIVERAL SUPPOC

 3.2 การอบรมมาตรฐาน 5G สำหรับการเรียนการสอนในหลักสูตรวิศวกรรมโทรคมนาคมครั้งที่ 2 การเปิดอบรมแบบออนไลน์ในหัวข้อการใช้งานชุดการเรียนรู้สำหรับการเรียนรู้รหัส LDPC และ Polar สำหรับมาตรฐาน 5G บนบอร์ด FPGA นักศึกษาที่เข้าร่วมทั้งในมหาวิทยาลัยพระจอม เกล้าพระนครเหนือและมหาวิทยาลัยราชมงคลอีสานวิทยาเขตขอนแก่น ในวันที่ 15 พฤศจิกายน 2564 ช่วงเวลา 9.00 น. ถึง 12.00 น. ผ่านโปรแกรม Microsoft team มีเนื้อหาโดยสรุปดังนี้



การอบรมเริ่มต้นด้วยการอธิบายหลักการพื้นฐานของการเข้ารหัส LDPC และรายละเอียด ของรหัส LDPC ที่ถูกนำไปใช้ในมาตรฐาน 5G นอกจากนี้ยังอธิบายถึงกระบวนการต่าง ๆ ในการ เข้ารหัสเพื่อให้ผู้ใช้งานมีความเข้าใจเพื่อก่อนที่จะใช้งานชุดการเรียนรู้สำหรับการเรียนรู้รหัส LDPC สำหรับมาตรฐาน 5G

การเข้ารหัสโพลาร์		
- ห้างานที่ทุกข่องสัญญาณ - โครงสร้างการเข้ารหัสโพสาร์ คล้ายโครงสร้าง butterfly ในการทำ fast Fourier transform (FFT)	่ เข้ารหัสโพลาร์	

ถัดมาเป็นการอธิบายพื้นฐานของรหัส Polar และรหัส Polar ในมาตรฐาน 5G เพื่อให้มี ความรู้ความเข้าใจในการเข้ารหัส Polar ก่อนที่จะใช้งานชุดการเรียนรู้รหัส Polar สำหรับมาตรฐาน 5G



นอกจากนี้ยังมีการอธิบายการอิมพลิเมนต์การเข้ารหัสแก้ไขความผิดพลาดทั้งรหัส LDPC และรหัส Polar ลงในบอร์ด FPGA

	en werdnichsumssesammertsene	
CLE 20 Apr CLE 20 Apr File U and Apr File U	If Statuting	

สุดท้ายเป็นการสาธิตการใช้งานชุดการเรียนรู้รหัสแก้ไขความผิดพลาดในมาตรฐาน 5G โดย สามารถปรับค่าพารามิเตอร์ต่าง ๆ ตามที่ได้มีการปูพื้นฐานมาต้องแต่เริ่มต้นการอบรม

## ภาคผนวก จ ข้อเสนอแนะแนวทางการนำชุดการเรียนรู้และอุปกรณ์เข้ารหัส ช่องสัญญาณไปต่อยอด

# 1. ข้อเสนอแนะแนวทางในการนำชุดซอฟต์แวร์การเรียนรู้การเข้ารหัสช่องสัญญาณในมาตรฐาน 5G เป็นสื่อในการสอนด้านวิศวกรรมโทรคมนาคม

ในการเรียนการสอนด้านวิศวกรรมโดยเฉพาะวิศวกรรมโทรคมนาที่เกี่ยวข้องโดยตรงกับการ สื่อสารไร้สายในยุคที่ 5 หรือ 5G ยังไม่มีชุดการเรียนรู้ที่เป็นแบบสำเร็จรูปสามารถใช้งานง่าย ดังนั้นชุด การเรียนรู้การเข้ารหัสช่องสัญญาณในมาตรฐาน 5G นี้จะช่วยให้นักศึกษามีความรู้ความเข้าใจและเห็น ภาพมากขึ้น นอกจากนี้นักศึกษายังสามารถปรับค่าพารามิเตอร์ต่างๆ เพื่อดูการเปลี่ยนแปลงของบิต ข้อมูลในกระบวนการต่าง ๆ ชุดการเรียนรู้นี้เหมาะกับใช้ภายหลังการเรียนเนื้อหาเกี่ยวกับการเข้ารหัส LDPC หรือรหัส Polar เนื่องจากผู้เรียนจะมความเข้าใจเกี่ยวกับพื้นฐานการตั้งค่าพารามิเตอร์แล้ว นำไปประยุกต์เพื่อต่อยอดการศึกษาต่อไปได้

# 2. ข้อเสนอแนะแนวทางในการนำชุดซอฟต์แวร์การเรียนรู้การเข้ารหัสช่องสัญญาณในมาตรฐาน 5G ในการต่อยอดเชิงพานิชย์

สำหรับการนำชุดการเรียนรู้การเข้ารหัสช่องสัญญาณในมาตรฐาน 5G ไปต่อยอดในเชิง พานิชย์ ในส่วนของ GUI อาจจะต้องมีการปรับปรุงให้ชุดการเรียนรู้มีให้มีรูปลักษณ์ดูทันสมัยเพื่อให้ ความน่าใช้งานมากขึ้นเพื่อที่จะสามารถนำไปใช้ในเชิงพานิชได้ แต่สิ่งที่สำคัญในโครงการนี้ที่น่าจะ นำไปต่อยอดในเชิงพานิชย์ได้คือ FPGA เนื่องจากการอิมพลิเมนต์ระบบลงใน FPGA สามารถนำไป เป็นโปรโตไทป์ในการออกแบบชิปเพื่อผลิตต่อไปได้ ภาคผนวก ฉ

# รายงานผลการดำเนินงานฉบับย่อสำหรับตีพิมพ์ในวารสารสำนักงาน

กสทช.

### การพัฒนาอุปกรณ์เข้ารหัสช่องสัญญาณมาตรฐาน 5G สำหรับสื่อการสอนและการต่อยอดเชิงพาณิชย์

เวธิต ภาคย์พิสุทธิ์, ศิรวิชญ์ กิตติวิชญกูล, จตุพร ด้วงทอง, กฤติยาภรณ์ เหมือดขุนทด, อนุสรณ์ วงค์ษา และ ธนัช ศรีสุภา

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

#### บทคัดย่อ

เทคโนโลยีการสื่อสารยุค 5G มีความสามารถในการส่งข้อมูล ความเร็วสง ความหน่วงต่ำ และรองรับการส่งข้อมูลปริมาณ มากในพื้นที่จำกัด นอกจากนี้ เทคโนโลยี 5G เรียกร้องความ น่าเชื่อถือในการส่งข้อมูลในระดับอัตราเฟรมผิดพลาดน้อย กว่า 10<sup>-5</sup> ด้วยเหตุนี้ เทคโนโลยี 5G จึงใช้งานรหัส ช่องสัญญาณที่มีประสิทธิภาพสูงเพื่อตอบสนองระดับความ ผิดพลาดดังกล่าว ในปัจจุบัน การศึกษาในระดับอุดมศึกษา ในภาควิชาที่เกี่ยวข้องกับวิศวกรรมการสื่อสารยังมีข้อจำกัด ในเรื่องทดสอบการเข้ารหัสช่องสัญญาณในระบบสื่อสารยค สมัยใหม่ เนื่องจากอุปกรณ์ที่เกี่ยวข้องมีราคาแพง บทความนี้ จึงนำเสนอการพัฒนาอุปกรณ์เข้ารหัสช่องสัญญาณ มาตรฐาน 5G โดยมีเป้าหมายเพื่อใช้เป็นสื่อการสอนในด้าน วิศวกรรมโทรคมนาคม ประกอบไปด้วยการพัฒนาชุด ซอฟต์แวร์และชุดอุปกรณ์ลอจิกแบบโปรแกรมได้ (FPGA) ในการเข้ารหัสช่องสัญญาณมาตรฐาน 5G ซึ่งมีการออกแบบ ส่วนประสานกับผู้ใช้ (GUI) ให้มีความง่ายและเป็นมิตรต่อ ผู้ใช้งาน

คำสำคัญ: เทคโนโลยี 5G, รหัสช่องสัญญาณ, ส่วนประสาน ผู้ใช้, อุปกรณ์ลอจิกแบบโปรแกรมได้

#### Abstract

Fifth Generation (5G) communication technology allows for high-speed data transmission, low latency, and highvolume data transmission in restricted area. Moreover, it requires high-reliability transmission with a frame error rate (FER) of less than 10<sup>-5</sup>. As a results, the channel coding with high efficiency has been used to achieve a target reliability. Nowadays, higher education in the field of communication engineering is limited in testing channel coding for the modern communication systems, due to the high cost of the associated equipment. In this article, we then develop equipment for channel - encoding process in accordance with the 5G communication standard, with the intention of using it as a teaching tool in communication engineering. Our developed equipment includes a software package as well as hardware in the form of a field-programmable gate array (FPGA). In addition, we develop a user-friendly graphical user interface (GUI) to display the encoding results.

Keywords: 5G communication, Channel coding, GUI, FPGA

### ที่มาและความสำคัญ

เทคโนโลยีการสื่อสารไร้สายยุค 5G เป็นวิวัฒนาการครั้ง สำคัญของระบบสื่อสารและโทรคมนาคมของโลก เนื่องจาก ไม่ได้ถูกจำกัดแต่เพียงโทรศัพท์มือถือดังเช่นเทคโนโลยี 1G – 4G ที่ผ่านมา แต่จะรวมถึงการสื่อสารระหว่างอุปกรณ์ต่าง ๆ เช่น อปกรณ์อินเทอร์เน็ตของสรรพสิ่ง (Internet of Things, IoT) [1] ซึ่งเป็นแรงผลักคันไปสู่มิติใหม่ของมนุษย์ในการ ดำรงชีวิต และการทำงาน โดยรูปแบบการใช้งาน (Use case) ที่จะเกิดขึ้นในยุก 5G เช่น การรับชมวิดีโอสตรีมมิ่งกมชัดสูง การใช้งานยานพาหนะไร้คนขับ การเชื่อมต่ออปกรณ์ IoT หลายพันล้านตัวเข้ากับโครงสร้างพื้นฐาน เป็นต้น เนื่องด้วยปริมาณข้อมูลเพิ่มมากขึ้นจากการใช้งานอุปกรณ์ IoT ภายใต้เทคโนโลยี 5G ดังนั้น นอกเหนือจากการส่ง ข้อมูลด้วยความเร็วสูง และความหน่วงต่ำแล้ว ความ น่าเชื่อถือในการส่งข้อมูลก็เป็นอีกหนึ่งปัจจัยที่จะต้องมีการ พิจารณาด้วย สหภาพโทรคมนาคมระหว่างประเทศ (ITU) ใด้กำหนดความต้องด้านความน่าเชื่อถือในการสื่อสารยุค 5G ว่าต้องมีอัตราเฟรมผิดพลาดน้อยกว่า 10-5 [2] เทคโนโลยีของ การสื่อสารยก 5G ที่สามารถตอบสนองระดับกวามผิดพลาด ดังกล่าวคือการใช้งานเทคโนโลยีรหัสช่องสัญญาณ (Channel coding) โดยการสื่อสารยุค 5G ใช้งานรหัส ช่องสัญญาณในชนิด รหัสพาริตี้เช็กกวามหนาแน่นต่ำ หรือ รหัสแอลดีพีซี [3] และรหัสโพลาร์ [4] อย่างไรก็ตาม รหัส

ช่องสัญญาณทั้งสองชนิดมีความซับซ้อนในการคำนวณทาง คณิตศาสตร์สูง ซึ่งอาจเป็นการยากในการทำความเข้าใจ อย่างลึกซึ้งในช่วงเวลาสั้น ๆ เมื่อถูกนำไปบรรจุในบทเรียน ของวิชาวิศวกรรมโทรคมนาคม

ทีมวิจัยได้เล็งเห็นปัญหาสำคัญของระบบการศึกษาทั่วโลกที่ เทคโนโลยีที่ใช้ในระบบสื่อสารปัจจุบัน เช่น เทคโนโลยีการ เข้ารหัสช่องสัญญาณ มีความซับซ้อนมากกว่าเนื้อหาในวิชา เรียน ปัญหาดังกล่าวเกิดจากอุปกรณ์การสอนสมัยใหม่ที่มี ราคาแพง และต้องนำเข้าจากต่างประเทศ ดังนั้น ทีมวิจัยจึง นำเสนอการพัฒนาชุดซอฟต์แวร์ และชุดอุปกรณ์ FPGA เพื่อ เข้ารหัสช่องสัญญาณตามมาตรฐานการสื่อสารยุค 5G โดย ได้พัฒนากระบวนการเข้ารหัสรหัสแอลดีพีซีเพื่อใช้ใน ช่องสัญญาณข้อมูล (Data channel) และรหัสโพลาร์เพื่อใช้ ในช่องสัญญาณดวบคุม (Control channel) นอกจากนี้ มีการ ออกแบบส่วนประสานกับผู้ใช้ (GUI) เพื่อแสดงผลลัพธ์ ผลลัพธ์การเข้ารหัสช่องสัญญาณทั้งสองแก่ผู้ใช้งาน ชุด อุปกรณ์ FPGA สำหรับเข้ารหัสแอลดีพีซีและรหัสโพลาร์ และ GUI ถูกใช้เป็นสื่อการสอนสำหรับนักศึกษาภาควิชา วิศวกรรมโทรคมนาคม

## รหัสช่องสัญญาณสำหรับการสื่อสารยุค

#### 5G

2.1 พื้นฐานรหัสช่องสัญญาณ

รหัสช่องสัญญาณเป็นเทคโนโลยีสำคัญที่ข่าดไม่ได้ใน ระบบสื่อสารดิจิทัล เนื่องจากทำให้การรับส่งข้อมูลดิจิทัล ปราสจากความผิดพลาด เทคโนโลยีการสื่อสารไร้สายยุค 4G ที่ผ่านมา ใช้งานรหัสช่องสัญญาณในชนิดรหัสเทอร์โบ (Turbo codes) [5] สำหรับช่องสัญญาณข้อมูล และรหัสคอน โวลูชัน (Convolutional codes) [6] สำหรับช่องสัญญาณ กวบคุม รหัสเทอร์โบเป็นรหัสช่องสัญญาณที่มีความ น่าสนใจอย่างมาก เนื่องจากมีสมรรถนะเข้าใกล้ทฤษฎีความ จุช่องสัญญาณ [7] ซึ่งเป็นเหตุผลที่ทำให้รหัสเทอร์โบถูก ประยุกต์ใช้ในมาตรฐาน 4G จากการค้นพบรหัสเทอร์โบถูก ให้นักวิจัยทำการศึกษารหัสช่องสัญญาณอื่น ๆ ที่มีสมรรถนะ เทียบเท่าหรือดีกว่ารหัสเทอร์โบจนได้พบว่ารหัสแอลดีพีซี (LDPC codes) [3] มีสมรรถนะเข้าใกล้ทฤษฎีกวามจุ ช่องสัญญาณเช่นเดียวกับรหัสเทอร์โบ อีกทั้งยังมีความ ซับซ้อนในการเข้าและถอดรหัสต่ำกว่า ปัจจุบันรหัสแอลดี พีซีถูกนำมาใช้งานในระบบสื่อสารมาตรฐานต่าง ๆ อย่าง กว้างขวาง เช่น ระบบเครือข่ายคอมพิวเตอร์ไร้สายมาตรฐาน (IEEE 802.11) [8] ระบบโทรทัศน์ดิจิทัลมาตรฐาน (DVB-S2 และ DVB-T2) [9] นอกจากนี้ รหัสโพลาร์ (Polar codes) [4] ซึ่งเป็นรหัสช่องสัญญาณชนิดใหม่ที่เพิ่งถูกกิดก้นไม่นานมา นี้ ก็ได้รับการพิสูจน์ว่ามีสมรรถนะเข้าใกล้ทฤษฎีกวามจุ ช่องสัญญาณ เช่นเดียวกับรหัสเทอร์โบ และรหัสแอลดีพีซี

#### 2.2 ข้อเรียกร้องรหัสช่องสัญญาณสำหรับมาตรฐาน 5G

สหภาพโทรคมนาคมระหว่างประเทศ (ITU) ได้แบ่ง รูปแบบการใช้งานเครือข่ายโทรศัพท์เคลื่อนที่ยุค 5G ไว้ 3 ประเภท ได้แก่ 1) enhanced mobile broadband (eMBB) ซึ่ง มุ่งเน้นการใช้งานในลักษณะที่ต้องการส่งข้อมูลความเร็วสูง เช่น การรับชมวีดีโอความละเอียด 4K หรือ การสื่อสาร เรียลไทม์ 2) ultra-reliable and low latency communications (URLLC) ซึ่งมุ่งเน้นส่งข้อมูลที่มีความเสลียรมาก และมี ความหน่วงต่ำ เช่น การรับส่งข้อมูลระหว่างรถขับเคลื่อน อัตโนมัติที่มีการหน่วงเวลาต่ำเพื่อตอบสนองเหตุการณ์ต่าง ๆ และ 3) massive machine type communications (mMTC) ซึ่งมุ่งเน้นเชื่อมต่ออุปกรณ์จำนวนมากในบริเวณพื้นที่จำกัด เช่น การรับส่งข้อมูลของอุปกรณ์ IoT

ดังนั้น การออกแบบมาตรฐานของรหัสช่องสัญญาณ สำหรับใช้งานในการสื่อสารยุก 5G ต้องมีการกำหนดข้อ เรียกร้องพื้นฐานเพื่อรองรับรูปแบบการใช้งานทั้งสามด้าน ดังนี้

- รหัสช่องสัญญาณด้องมีสมรรถนะในการแก้ไขบิด ผิดพลาดที่ดีเยี่ยม เพื่อตอบสนองระดับอัตราเฟรม ผิดพลาดที่น้อยกว่า 10<sup>-5</sup>ดังนั้น รหัสช่องสัญญาณที่ใช้ ด้องมีสมรรถนะเข้าใกล้ความจุช่องสัญญาณ
- รหัสช่องสัญญาณต้องมีความซับซ้อนฮาร์ดแวร์ที่ ยอมรับได้ในทางปฏิบัติเนื่องจากความซับซ้อน ฮาร์ดแวร์ส่งผลต่อระยะเวลาใช้งานแบตเตอรี่ใน อุปกรณ์ IoT
- รหัสช่องสัญญาณต้องมีวงจรถอครหัสที่สามารถ ทำงานแบบขนาน (Parallel processing) โดยจะส่งผล ให้ความหน่วงต่ำลง ซึ่งช่วยให้การสื่อสารเป็นไปอย่าง รวดเร็ว
- รหัสช่องสัญญาณต้องรองรับการทำงาน IR-HARQ (Hybrid ARQ with Incremental Redundancy) [10] ใน

ที่นี้ เมื่อภาครับรู้ว่าข้อมูลที่รับมีความผิดพลาดเกิดขึ้น ภาครับจะทำการส่งการแจ้งเตือนกลับไปภาคส่ง โดย ภาคส่งจะมีการเข้ารหัสข้อมูลเดิมด้วยอัตรารหัสที่ต่ำลง เพื่อเพิ่มจำนวนบิตพาริดีให้มากขึ้น และทำการส่ง เฉพาะบิตพาริดีอันใหม่มาที่ภาครับเท่านั้น เพื่อลด ความซ้ำซ้อนในการส่งข้อมูลเดิมซ้ำ

 รหัสช่องสัญญาณด้องมีกระบวนการเข้ารหัสที่สามารถ รองรับความยาวกำรหัสใด ๆ อีกทั้งอัตรารหัสต้องมี ความยึดหยุ่นโดยปรับเปลี่ยนได้ตามสถานการณ์ของ ความผิดพถาดที่เกิดขึ้น

## 2.3 บทสรุปการเลือกใช้รหัสช่องสัญญาณสำหรับมาตรฐาน5G

องค์กร 3GPP ได้จัดตั้งการประชุมมีจุดประสงค์เพื่อ ออกแบบมาตรฐานรหัสช่องสัญญาณสำหรับการสื่อสารยุค 5G โดยเริ่มศึกษารหัสช่องสัญญาณสำหรับมาตรฐาน 5G ใน การประชุม RAN WG1 Meeting #84bis และเสร็จสิ้นในการ ประชม RAN WG1 Meeting #91 ใด้ข้อสรปว่าจะมีการนำ รหัสแอลดีพีซึมาใช้สำหรับช่องสัญญาณข้อมูล เนื่องจาก รหัสแอลดีพีซีมีประสิทธิภาพของปริมาณการส่งผ่านข้อมล (Throughput) ต่อพื้นที่ และปริมาณการส่งผ่านข้อมูลสูงสุดที่ สามารถใช้งานสงกว่ารหัสเทอร์ โบ อีกทั้งรหัสแอลดีพีซียัง สามารถลดความซับซ้อนและความหน่วงเวลาจากการ ประมวลผลแบบขนานในการถอครหัส นอกจากนี้ จะมีการ ใช้งานรหัสโพลาร์ในช่องสัญญาณควบคม เนื่องจากรหัส ดังกล่าวสามารถใช้งานร่วมการตรวจสอบความผิดพลาด แบบ CRC (Cyclic Redundancy Check) และมีการถอครหัส แบบ Successive Cancellation List (SCL) [11] ซึ่งมี ประสิทธิภาพในการถอครหัสคึกว่ารหัสเทอร์ โบ โดยเฉพาะ เมื่อใช้สำหรับการส่งข้อมูลที่มีความยาวไม่เกิน 250 บิต ซึ่ง เป็นขนาดข้อมูลที่เพียงพอสำหรับการส่งข้อมูลใน ช่องสัญญาณควบคุม

#### 3. รายละเอียดการเข้ารหัสช่องสัญญาณ

#### มาตรฐาน 5G

#### 3.1 วงจรเข้ารหัสแอลดีพีซี

ทีมวิจัยได้พัฒนาการเข้ารหัสแอลดีพีซีมาตรฐาน 5G ตามเอกสาร 3 GPP 38.212 [12] รูปที่ 1 แสดง บล็อกไดอะแกรมของกระบวนการเข้ารหัสช่องสัญญาณใน ช่องสัญญาณข้อมูล เริ่มต้นจากการนำข้อมูลไปเข้ารหัส ตรวจจับความผิดพลาด CRC ซึ่งนิยมใช้ในการรับส่งข้อมลที่ มีการเข้าจังหวะ (Synchronous) และการสื่อสารที่ต้องการ ความรวดเร็วในการตรวจสอบความผิดพลาดข้อมูล ผลลัพธ์ ถกนำเข้าส่กระบวนการแบ่งส่วนข้อมล (Segmentation) เพื่อ แบ่งข้อมูลให้มีขนาดเป็นไปตามมาตรฐาน 5G จากนั้น บล็อกข้อมลจะถกนำไปเข้ารหัส CRC ซ้ำอีกหนึ่งครั้ง แล้ว บำผลลัพธ์ที่ได้ไปเข้ารหัสแอลดีพีซีด้วยการเติมบิตพาริตี เพื่อให้สามารถแก้ไขความผิดพลาดที่ภาครับได้อย่างถกต้อง ผลลัพธ์ที่ได้จากการเข้ารหัสแอลดีพีซีเรียกว่ากำรหัส (Codeword) โดยคำรหัสจะถกส่งต่อไปยังวงจรปรับอัตรา รหัส (Rate matching) เพื่อปรับความยาวให้เหมาะสมกับการ ส่งตามมาตรฐาน 5G จากนั้น วงจรแทรกสลับบิต (Bit interleaving) ถูกใช้เพื่อแทรกสลับบิตข้อมูลในกำรหัสเพื่อ ป้องกันความผิดพลาคแบบติดกัน (Burst error) และจะมีการ ต่อเรียงบล็อกรหัส (Concatenation) เพื่อส่งต่อไปมอดเลต และส่งข้อมลออกไป



รูปที่ 1 กระบวนการเข้ารหัสช่องสัญญาณในช่องสัญญาณข้อมูล



รูปที่ 2 กระบวนการเข้ารหัสช่องสัญญาณในช่องสัญญาณควบกุม

#### 3.2 วงจรเข้ารหัสโพลาร์

ในส่วนนี้ ทีมวิจัยพัฒนาการเข้ารหัสโพลาร์มาตรฐาน 5G ตามเอกสาร 3GPP 38.212 [12] ดังที่ทราบกันว่ารหัสโพ ลาร์ถูกใช้งานในส่วนช่องสัญญาณควบคุม อย่างไรก็ตาม การใช้งานรหัสโพลาร์สำหรับมาตรฐาน 5G จะแตกต่างจาก รหัสแอลดีพีซีในแง่ที่ว่ากระบวนการทำงานจะแตกต่างกัน สำหรับการส่งในรูปแบบ ดาวน์ลิงก์ (Downlink) อัปลิงก์ (Uplink) และบรอดแกสต์ (Broadcast) รูปที่ 2 แสดง บล้อกไดอะแกรมของกระบวนการเข้ารหัสช่องสัญญาณใน ช่องสัญญาณกวบคุม หมายเหตุว่าเส้นทึบถูกใช้งานในทุก ช่องสัญญาณ เส้นประจะถูกใช้งานในเฉพาะช่องสัญญาณอัป ลิงก์ และเส้นขาวถูกใช้งานในเฉพาะช่องสัญญาณคาวน์ลิงก์ แต่บล็อก CRC interleaving ทำงานในช่องสัญญาณบรอด แกสต์ด้วย

กระบวนการเข้ารหัสช่องสัญญาณในช่องสัญญาณ ควบคมสามารถแบ่งออกเป็น 11 กระบวนการย่อย ดังนี้ 1) กระบวนการแบ่งส่วนข้อมล ซึ่งใช้สำหรับลดความซับซ้อน ของกระบวนการเข้ารหัสเมื่อบิตข้อมูลมีความยาวมาก 2) กระบวนการเข้ารหัส CRC 3) กระบวนการสแครมบลิง CRC (CRC Scrambling) ซึ่งใช้ในการตรวจหาแบบอำพราง (Blind detection) เพื่อระบุตัวตนของอุปกรณ์ผู้ใช้งาน 4) กระบวนการแทรกสลับ CRC (CRC Interleaving) ซึ่งใช้ ้สำหรับอดความซับซ้อนของการถอดรหัสใบขั้นตอบการทำ การเลิกก่อนกำหนด (Early termination) 5) กระบวนการ ลำคับช่องสัญญาณย่อย (Polar sequence) ซึ่งเป็นการค้นหา ตำแหน่งบิตแช่แข็ง (Frozen bits) และเรียงบิตข้อมูลที่ได้ รับมาจากกระบวนการก่อนหน้า โดยตำแหน่งของบิตแช่แข็ง จะถูกเลือกให้เหมาะสมเพื่อสมรรถนะการแก้ไขความ ผิดพลาดที่ดีที่สด 6) กระบวนการคำนวณบิตพาริตี (Parity check calculation) ซึ่งเป็นการเติมบิตพาริตีในกรณีที่บิต ข้อมูลที่ความยาวต่ำ 7) กระบวนการเข้ารหัสโพลาร์ (Polar encoder) 8) กระบวนการแทรกสลับบล็อกย่อย (Sub block interleaving) ซึ่งจะแบ่งคำรหัสออกเป็น 32 ส่วน และแทรก สลับตามมาตรฐาน 5G เพื่อให้มั่นใจว่าการปรับอัตรารหัสใน กระบวนการถัดไปจะทำการตัดบิตในตำแหน่งตรงกับบิตแช่ แข็ง 9) กระบวนการปรับอัตรารหัส ซึ่งจะทำการปรับความ ยาวคำรหัสตามความยาวที่ต้องการ 10) กระบวนการแทรก สลับบิตรหัส และ 11) กระบวนเรียงการต่อบล็อกรหัส

### การพัฒนาชุดซอฟต์แวร์เข้ารหัส ช่องสัญญาณมาตรฐาน 5G

4.1 ส่วนประกอบชุดซอฟต์แวร์เข้ารหัสช่องสัญญาณ

จากภาพรวมการพัฒนารหัสช่องสัญญาณมาตรฐาน 5G ที่ได้กล่าวถึงในหัวข้อที่แถ้ว ทีมวิจัยได้พัฒนาชุดซอฟต์แวร์ เพื่อเข้ารหัสช่องสัญญาณมาตรฐาน 5G ทีมวิจัยใช้ภาษา MATLAB และ Python ในการพัฒนาชุดซอฟต์แวร์สำหรับ เข้ารหัสช่องสัญญาณประกอบด้วย 4 ส่วน ได้แก่



**รูปที่ 3** GUI แสดงผลลัพธ์การเข้ารหัสช่องสัญญาณมาตรฐาน sG โดยใช้ ชุดซอฟต์แวร์ กรณีเลือกการเข้ารหัสแบบ (5G LDPC Encoder – Downlink/Uplink)

- (5 G LDPC Encoder Downlink/Uplink) เป็นตัว เข้ารหัสแอลดีพีซีที่ใช้งานในช่องสัญญาณข้อมูล ใน รูปแบบคาวน์ลิงก์ และอัปลิงก์
- (5G Polar Encoder Downlink) เป็นตัวเข้ารหัสโพลาร์ ที่ใช้งานในช่องสัญญาณควบคุม ในรูปแบบดาวน์ลิงก์
- (5G Polar Encoder Uplink) เป็นตัวเข้ารหัส โพลาร์ที่
   ใช้งานในช่องสัญญาณควบคุม ในรูปแบบอัปลิงก์
- (5G Polar Encoder Broadcast) เป็นดัวเข้ารหัสโพลาร์ ที่ใช้งานในช่องสัญญาณควบคุม ในรูปแบบบรอด แคสต์

การพัฒนาชุดซอฟต์แวร์เข้ารหัสแอลดีพีมาตรฐาน 5G ครอบคลุมการทำงานทั้งหมด 7 ส่วน ตามที่ได้อธิบายใน หัวข้อ 3.1 และการพัฒนาชุดซอฟต์แวร์เข้ารหัสโพลาร์ ครอบคลุมการทำงานทั้งหมด 11 ส่วน ตามที่ได้อธิบายใน หัวข้อ 3.2

#### 4.2 ส่วนประสานผู้ใช้

ทีมวิจัยออกแบบ GUI เพื่อแสดงผลลัพธ์การเข้ารหัส ช่องสัญญาญจากชคซอฟต์แวร์ โคย GUI ถกออกแบบให้ ผู้ใช้งานสามารถใช้ได้อย่างง่ายคายซึ่งพิจารณาได้ จากรูปที่ 3 ้ผ้ใช้สามารถเลือกรปแบบการเข้ารหัสที่ต้องการในหัวข้อ 5G Channel Encoder (กรอบเขียว) และป้อนค่าพารามิเตอร์ที่ จำเป็นในหัวข้อ Configuration parameters (กรอบน้ำเงิน) กรณีเลือกการเข้ารหัสแบบ (5 G LDPC Encoder – Downlink/Uplink) ข้อมูลอินพุตที่ป้อนลงไปจะถูกนำเข้าสู่ กระบวนการทำงานของโมดูลต่าง ๆ ที่ได้กล่าวถึงในหัวข้อ 3.1 ผลลัพธ์ที่ได้ของแต่ละโมดูลจะแสดงแก่ผู้ใช้ ในหัวข้อ Block Diagram of 5G Channel Encoder (1) 50 11 11 03) นอกจากนี้ ผู้ใช้งานยังสามารถเลือกรูปแบบการเข้ารหัส 5G Polar Encoder ในรูปแบบ ดาวน์ลิงก์ อัปลิงก์ และบรอด แคสต์ ได้เช่นกัน ซึ่งข้อมูลอินพุตจะถูกนำไปเข้าสู่ กระบวนการทำงานของโมดูลต่าง ๆ ที่ได้กล่าวถึงในหัวข้อ 3.2 จากนั้น จะแสดงผลแก่ผู้ใช้งานบน GUI

### การพัฒนาชุดอุปกรณ์เข้ารหัส ช่องสัญญาณมาตรฐาน 5G

#### 5.1 ส่วนประกอบวงจรเข้ารหัสช่องสัญญาณ

ทีมวิจัยได้พัฒนาชุดอุปกรณ์เข้ารหัสช่องสัญญาณบน FPGA ตามมาตรฐาน 5G ซึ่งประกอบด้วย 4 ส่วนเช่นเดียวกับ การพัฒนาชุดซอฟต์แวร์การเข้ารหัสช่องสัญญาณ ได้แก่ (5G LDPC Encoder – Downlink/Uplink) (5G Polar Encoder – Downlink) (5G Polar Encoder – Uplink) และ (5G Polar Encoder – Broadcast) ทีมวิจัยเลือกใช้บอร์ด FPGA รุ่น Altera DE2-115 ซึ่งประกอบไปด้วยหลายอินเทอร์เฟสเพื่อ รองรับการใช้งานได้อย่างหลากหลาย รายละเอียดคุณสมบัติ และส่วนประกอบบน FPGA รุ่น Altera DE2-115 สามารถดู ได้จากเอกสารข้อมูล [13] การพัฒนาวงจรเข้ารหัสแอลดีพี มาตรฐาน 5G ครอบคลุมการทำงานตามที่ได้อธิบายในหัวข้อ 3.1 และการพัฒนาวงจรเข้ารหัสโพลาร์มาตรฐาน 5G ครอบคลุมการทำงานตามที่ได้อธิบายในหัวข้อ 3.2



รูปที่ 4 ผลลัพธ์การเข้ารหัสในช่องสัญญาณข้อมูลเมื่อผ่าน (ก) วงจร เข้ารหัส CRC (ข) วงจรแบ่งช่อชบลีอกข้อมูล (ก) วงจรเข้ารหัส CRC ใน ครั้งที่สอง (ง) วงจรเข้ารหัสแอลดีพีซี (จ) วงจรปรับอัตรารหัส (ถ) วงจร แทรกสลับบิต และ (ช) วงจรต่อเรียงบลีอกรหัส

#### 5.2 ผลการทดสอบวงจรเข้ารหัส

ผลการทดสอบใช้งานวงจรเข้ารหัสแอลดีพีซีและโพ ลาร์ด้วยวงจร FPGA ถูกแสดงบนโปรแกรม Quartus Prime Lite Edition และโปรแกรม ModelSim-Altera ในลำดับแรก จะพิจารฉาการเข้ารหัสแอลดีพีซีสำหรับช่องสัญญาณข้อมูล ซึ่งประกอบด้วยบล็อกย่อยดังแสดงในรูปที่ 1 ดังนั้น ส่วนนี้ จะทำการแสดงผลลัพธ์ของแต่ละบล็อกย่อยเมื่อกำหนดว่าได้ ทำการ ป้อน ข้อมูล อิน พุต จำนวน 16 บิต กือ 1011111010110011 ซึ่งผลลัพธ์ของแต่ละบล็อกย่อยแสดง ในรูปที่ 4 (ก) – (ช)



ร**ูปที่ 5** ผลลัพธ์การเข้ารหัสในช่องสัญญาณควบคุม (บรอดแคสต์) เมื่อ ผ่าน (ก) วงจรเข้ารหัส CRC (ข) วงจรการแทรกสลับ CRC (ก) วงจร ถำคับช่องสัญญาณย่อย (ง) วงจรเข้ารหัสโพลาร์ (จ) แทรกสลับบล็อก ย่อย และ (ฉ) วงจรปรับอัตรารหัส

ลำดับถัดไปจะพิจารณาการเข้ารหัสโพลาร์สำหรับ ช่องสัญญาณควบคุม อย่างไรก็ตาม การเข้ารหัสโพลาร์ สำหรับช่องสัญญาณควบคุมสามารถแบ่งออกเป็น 3 รูปแบบ กือ ดาวน์ถิงก์ อัปถิงก์ และบรอดแคสต์ ในส่วนนี้ จะ แสดงผลเฉพาะบรอดแคสต์เท่านั้น เนื่องด้วยกระบวนการ เข้ารหัสโพลาร์สำหรับช่องสัญญาณควบคุมประกอบไปด้วย บล็อกย่อยที่แสดงในรูปที่ 2 ในส่วนนี้ ทำการแสดงผลลัพธ์ การทำงานของแต่ละบล็อกย่อยเมื่อกำหนดว่ามีการป้อน ข้อ มูล อิน พุต จำนวน 3 2 บิต คือ 11101010001000001110101000100000 ซึ่งผลลัพธ์ของแต่ ละบล็อกย่อยแสดงในรูปที่ 5 (ก) – (ฉ)



**รูปที่ 6** GUI แสดงผลลัพธ์การเข้ารหัสช่องสัญญาณมาตรฐาน 5G โดยใช้ วงจรเข้ารหัส FPGA กรณีเลือกการเข้ารหัสแบบ (5G Polar Encoder – Broadcast)

#### 5.3 ส่วนประสานผู้ใช้

ทีมวิจัยได้พัฒนา GUI เพื่อแสดงผลลัพธ์การเข้ารหัส ช่องสัญญาณจากวงจรเข้ารหัสบน FPGA โดยทีมวิจัยได้ ออกแบบหน้าต่าง GUI ให้กล้ายกลึงกับการแสดงผลลัพธ์ จากชุดซอฟต์แวร์ กรณีที่ผู้ใช้เลือกการเข้ารหัสแบบ (5G Polar Encoder – Broadcast) บอร์ด FPGA จะใช้โมดูล 5G LDPC Encoder เพื่อทำการเข้ารหัสข้อมูลที่กำหนดตัวอย่าง ผลลัพธ์การเข้ารหัสแต่ละบล็อกในส่วน (5G Polar Encoder – Broadcast) ถูกกล่าวถึงในหัวข้อ 5.2 โดย GUI จะดึง ผลลัพธ์การเข้ารหัสท้ายสุดผ่านโปรโตกอล universal asynchronous receiver-transmitter (UART) และแสดงแก่ ผู้ใช้งานแสดงดังรูปที่ 6 นอกจากนี้ ผู้ใช้งานสามารถเลือก การเข้ารหัสรูปแบบอื่น ๆ เช่น (5G LDPC Encoder – Downlink/Uplink) (5G Polar Encoder – Downlink)และ (5G Polar Encoder – Uplink) ได้เช่นกัน

#### 6. สรุปผลการพัฒนา

ในบทความนี้ ทีมวิจัยได้พัฒนาชุดซอฟต์แวร์และ อุปกรณ์ FPGA สำหรับเข้ารหัสแอลดิพีซีและรหัสโพลาร์ สำหรับมาตรฐาน 5G นอกจากนี้ ได้มีการออกแบบ GUI เพื่อ แสดงผลลัพธ์การเข้ารหัสในรูปแบบต่าง ๆ เช่น (5G LDPC Encoder – Downlink/Uplink) (5G Polar Encoder – Downlink) (5G Polar Encoder – Uplink) และ (5G Polar Encoder – Broadcast) แก่ผู้ใช้งาน ชุดอุปกรณ์ FPGA สำหรับ เข้ารหัสแอลดีพีซีและรหัสโพลาร์ถูกใช้เป็นสื่อการสอน สำหรับนักศึกษาภาควิชาวิศวกรรมโทรคมนาคม

#### เอกสารอ้างอิง

- L. Chettri and R. Bera, "A Comprehensive Survey on Internet of Things (IoT) Toward 5G Wireless Systems," in *IEEE Internet of Things Journal*, vol. 7, no. 1, pp. 16-32, Jan. 2020.
- [2] M. Bennis, M. Debbah and H. V. Poor, "Ultrareliable and Low-Latency Wireless Communication: Tail, Risk, and Scale," in *Proceedings of the IEEE*, vol. 106, no. 10, pp. 1834-1853, Oct. 2018.
- [3] R. Gallager, "Low-density parity-check codes," in *IRE Transactions on Information Theory*, vol. 8, no. 1, pp. 21-28, January 1962.
- [4] E. Arikan, "Channel Polarization: A Method for Constructing Capacity-Achieving Codes for Symmetric Binary-Input Memoryless Channels," in *IEEE Transactions on Information Theory*, vol. 55, no. 7, pp. 3051-3073, July 2009.
- [5] C. Berrou, A. Glavieux and P. Thitimajshima, "Near Shannon limit error-correcting coding and decoding: Turbo-codes. 1," *Proceedings of ICC '93 - IEEE International Conference on Communications*, 1993, pp. 1064-1070 vol.2.
- [6] P. Elias. Coding for noisy channels. *IRE Convention Records*, 3(4):37–46, 1955.
- [7] C. E. Shannon, "A mathematical theory of communication", *Bell Syst. Tech. J.*, vol. 27, pp. 379-423, Oct. 1948.

- [8] IEEE P802.11n/TM-2009, "IEEE Standard for Information Technology Part 11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) specifications," 2001.
- [9] Digital Video Broadcasting (DVB). Second generation framing structure, channel coding and modulation systems for broadcasting, interactive services, news gathering and other broadband satellite applications (DVB-S2). European Standard (Telecommunications series) ETSI EN 302 307 V1.2.1 (2009-08), 2009.
- [10] H. Saber and I. Marsland, "An Incremental Redundancy Hybrid ARQ Scheme via Puncturing and Extending of Polar Codes," in *IEEE Transactions on Communications*, vol. 63, no. 11, pp. 3964-3973, Nov. 2015.
- [11] Tal and A. Vardy, "List decoding of polar codes," 2011 IEEE International Symposium on Information Theory Proceedings, 2011, pp. 1-5.
- [12] Specification # 38.212 3GPP [Online], Source: https://portal.3gpp.org/desktopmodules/Specifications /SpecificationDetails.aspx?specificationId=3214.
- [13] Altera DE2-115 User Manual Intel [Online], Source: https://www.intel.com/content/dam/alterawww/global/en\_US/portal/dsn/42/doc-us-dsnbk-42-1404062209-de2-115-user-manual.pdf.

A63-1-(2)-003



กองทุนวิจัยและพัฒนากิจการกระจายเสียง กิจการโทรทัศน์ และกิจการโทรคมนาคม เพื่อประโยชน์สาธารณะ (สำนักงาน กสทช.)